在深亚微米制程下实现物理层连接IP.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
在深亚微米制程下实现物理层连接IP 作者:Navraj S. Nandra,Synopsys混合信号IP产品营销总监 2007年5月 物理层负责通过物理(PHY )传输介质来传输原始的位流,在OSI 网络模型内属于最低的一个 层。随着各类高速接口的出现,诸如串行通信协议USB 2.0、PCI Express® 、SATA和DDR2,PHY 提供了接口中数字部分与调制部分之间的通信桥梁。目前的发展趋势表明,要将这些混合信号接口集 成到采用沟道长度为65纳米和45纳米的数字逻辑电路深亚微米技术制造的系统级芯片(SoC )内。这 些技术已经针对数字集成进行了精调,从而对混合信号电路设计者提出了各种挑战: • 较低的工作电压导致可留给模拟电路的净空高度减小 • 需要运用电路设计技巧来努力克服增大的泄漏电流 • 电路设计者要注意到会影响到长期性能和可靠性的浅通道隔离(STI )、热载流子注入 (HCI )、负偏压温度不稳定性(NBTI )以及邻近效应 本文在介绍了电路和制程在深亚微米技术领域的发展趋势后,将以高速存储器DDR2接口为例, 展示一个完整的通信协议解决方案。然后对将IP集成到SoC时所遇到的实施挑战做出了描述。本文 结论部分提出了一个适用于高速串行PHY生产测试的建议。 深亚微米电路设计发展趋势 过去,在进行设计缩放时,可以在信号摆幅与供电电压之间维持一个恒定的比率,而从现象上 来看,可以体现在特定动态范围和带宽所要求的功率会随着特征尺寸同比例地减小。但在小于90纳 米的制程下,情况就不是如此了。 在电路层面上,这个问题体现在,低供电电压给一些诸如传输门电路和放大器的使用提出了挑 战。在克服这些问题,设计者运用了各种技巧,例如,采用低Vt 电阻器、时钟频率提升、开关运算 放大器技巧、轨至轨输入级、背栅驱动电路以及共模电平转换等技巧。 小几何尺寸制程技术也引入了若干新兴的模拟发展趋势: • SPICE模型的复杂度以及多指器件的运用大幅提高了SPICE仿真的要求。 • 预布局仿真作为性能预言的效果变得较差。 • 后布局设计验证工作的劳动量明显加大。 • 由于运用了诸如双氧化物以及分区基本原理,精密模拟电路采用较厚门电路器件的常见程度 已经大大增加。 • 可以使用片上电压调节器来减少噪声敏感度(抖动)并消除变动。 • 较小的技术尺寸节点存在着fT更大的现象。 • 每个技术尺寸节点下的核心器件均拥有类似的gm /ID 。 • 较小技术尺寸节点的gds要高得多,导致性能降级。 • 较小技术尺寸节点的NFmin减少。 • 对于固定强度的电流来说,随着技术尺寸节点的缩小,fT变大,gm恒定不变,gds 变大,因 此,放大器增益减小,但总频率范围有可能增加。所以必须增加电流以补偿增益损失。 • 较小技术尺寸节点的好处在于可以将大于5 GB/s的更高速率作为一些诸如PCIe 2.0这样的通 信协议的性能目标,而不在于改善现有设计的功耗。 根据功率估算结果,诸如自动归零以及平均化这样的增强型技术有时也是需要的。 供电电压下降就意味着原先工作在3.3 V或2.5 V下的体系架构现在需要工作在1.8 V或更低电压 下,而且不能有性能上的任何损失。一种解决这个问题的方法是采用高电压I/O器件与低电压核心器 件的混合。此外,所有为了支持可制造性设计(DFM )要求而进行后处理工作也增加了这些器件上 的性能变动性。 通过混合运用I/O和核心器件,可以在90纳米、65纳米甚至是45纳米保持性能的稳定。关键 技巧在于,了解在什么地方以及如何采用这些技巧,这里就是IP提供商的专业知识能够大展身 手的领域。 对于工作在较高供电电压下的模拟电路来说,可以采用具有较高电压容忍度的电阻器来替代 那些只能在最高至标称供电电压下可靠运行的标准电阻器。 通过仔细选择将运行在高供电电压下的模拟电路部分,以及仔细选择最佳类型的电阻器(薄膜 氧化物、厚膜氧化或复合电阻),就能够在很大程度上,技巧性绕过65纳米CMOS技术中的主要拦 路虎之一-低标称供电电压。 深亚微米制程效应 从90纳米向65纳米和45纳米制程的转换导致良品率的优先考虑等级有了很大的提高。在SoC 设计中包括了串行通信协议PHY、USB和高速存储器接口情况下,所适用的芯片良品率与一些关 键技术规格参数有着关随着,例如PPL抖动性能以及带隙电压变化范围,而与芯片面积无关。较 低的芯片良品率,即使只低

文档评论(0)

bhyq + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档