高速数据采集系统中的FPGA的设计.pdfVIP

第30卷第4期 电子器件 V01．30No．4 CIlinese 0fElectronDevices 2007年8月 JourIlal Aug．2007 ofFPGAinthe Data Design High—SpeedAcquisition’ 』、似Xi“—歹“以挖1”，NJU，i行一声P咒92，KAOLi3，ZHAOG乱。一Zi口，291 ，1．mr6抽既gi”PPri卵g‰iwHify，胁r6抽150001，吼i撇；、 264209，(流inn／ ＼2．H口r6i胛J竹s≠i￡“f已o，T-c矗行ozogy，W毒i^ⅡiS^nndo竹g F、PGAconcentratesthebuffer controlcircuitand Abstract：’I’he FIF()，thecircuit，the timing intoan circuit avoid block，whichcannot relize bufferto da— componentindependent only high—speed losing ta，butalso birthtothestrict toinsurethe ofthe buffer is give timinglogic reliab订itysystem．Thevelocity fell latchwhichcombinedatainto32bits toconnectwithDSP．Thecircuitis byusingPingPong beingeasy and to the ofFPGAinthe is indetail． simple，reliable easydebugsystem．Thedesign systempresented data latch Keywords：highspeedacquisition；FPGA；PingPong EEACC：72lOG 高速数据采集系统中的FPGA的设计* 马秀娟1’2，牛进鹏2，考丽2，赵国良1 ／1．哈尔滨工程大学，哈尔滨150001；、 ＼2．哈尔滨工业大学，山东威海264209／ 摘 要：提出了利用黜技术把缓存FIFD、锁存电路、时序电路、控制电路等分散的电路模块集中起来作为独立的缓存及控制电 路，实现了数据的高速缓存，防止了数据丢失；产生了严格的时序逻辑，保证了系统的可靠性．利用乒乓锁存降低了对缓存速度的要求 并将数据合并成32位，易于与DSP数据传输．电路模块简单可靠，易于系统调试详细介绍了R℃A的电路模块的设计 关键词：高速数据采集；FPGA；乒乓锁存 中图分类号：耶274；TN919 文献标识码：A Gate 现场可编程门阵列(FieldProgrammab