混合信号电路设计验证方案.pdfVIP

第 31卷 电子信息专辑 电气 电子教学学报 209 混合信号电路设计验证方案 张 涛，陈和平 ，吴 谨 ，熊庆 国 (武汉科技大学 信息科学与工程 学院，湖北 武汉 430081) 摘 要 ：随着集成电路工艺的发展 ，混合集成电路 的SoC设计成为热点 。本文讨论了混合信号 电路设计验证所面临的问题和挑战，论述 了混合 信号设计验证的全新概念和流程。重点描述 Synopsys公司的Discovery模拟 ／混合信号设计验证平台的部件组成、功能特点和操作方法，并指 出应用过程 中应注意的问题。 关键词：混合信号 电路；集成电路；仿真验证 SummaryofHighSpeedDividerforPLL FrequencySynthesizerDesign ZHANGTao，CHENHe-ping，WUJin，XIoNGQing-guo (EngineeringResearchCenterofMetallurgicalAutomationandMeasurementTechnology MinistryofEducation，WuhanUniv．ofSci．techno1．，Wuhan430073，China) Abstract：W iththedevelopmentofintegratedcircuittechniques，them ixed—signalSoC designisbecoming focus．Thefacingproblemsandchallengesofmixed—signaldesignarediscussedinthepaper，andnew con— ceptsandproceduresofmixed—signaldesignarediscussed．Thecomponents，functioncharacteristicsand operatingmethodsofanalog／mixed-signalverificationofSynopsyscompanyaredescribed，andsomeprob— lemswhichshouldbepaidattentiontoaregivenoutintheapplication． Keywords：mixed—signalcircuit；intergratedcircuit；designverification 随着集成电路工艺的发展 ，芯片设计与制造 由 析，但是 ，此类验证 只能在设计周期的最后阶段进 分离 IC(IntegratedCircuit)向片上系统 SoC(Sys— 行 ，那时所有的电路模块都已经设计完成。此外 ，对 tem onChip)转变口]。在这些 SoC电路 中，一般包 于复杂的片上系统 ，由于其元件数量巨大 ，即使动用 含了微处理器，存储 、接 口、数据转换器、锁相环、功 大量的计算机硬件资源，这种方法的仿真速度也会 率管理 、模拟前端等电路 。传统的设计方法是：数字 非常缓慢 ，有时几乎不可能完成全芯片晶体管级仿 部分用 Verilog语言写好 ，仿真，综合 ，布局布线；模 真验证 。 拟部分画出电路 图，用 SPICE仿真 ，画版图。然后 真正意义上的混合信号设计则需要将数字电路 将两部分拼接在一起流片 。这种方法是没有进行全 和模拟 电路放在一起 ，从整体上的考虑，进行设计和 芯片综合验证 ，其主要原因是没有足够强大的EDA 验证，而不是数字设计与模拟设计的简单叠加 。这 工具能够完成这个重要任务 。这种不进行全芯片验 种结合将面临以下 问题 ：行为级 的数字与晶体管级 证的方法很难保证芯片一次性流片成功。 的模拟 的混合 ，Verilog语言驱动 的数字 电路与 随着高速 晶体管级仿真工具的出现，电路设计 SPICE网表驱动的模拟电路的