《数字逻辑设计基础》教学大纲.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《数字逻辑设计基础》教学大纲 (电子类) 一、课程性质、地位和作用 《数字逻辑设计基础》是电类及其相关专业的一门重要专业技术基础课,属专业必修课。本课程理论严谨、实践性和应用性强。其任务在于研究数字逻辑电路的基本概念、基本理论和电路的分析与设计方法,为后续课程提供必要的理论基础,并为学生毕业后从事日新月异发展的数字电子科学技术提供一定的适应能力与基础。 二、课程教学对象、目的和要求 本课程适用于电子工程学院、通信工程学院、控制工程学院各本科专业。 课程教学目的及要求: (一)从内容上,应使学生牢固掌握各种进制数的相互转换;数字系统中常用的编码;逻辑代数的基本公式、定理及运算规则;逻辑函数的公式法和卡诺图法化简;中小规模组合逻辑电路、时序逻辑电路的分析与设计方法。掌握常用集成逻辑器件、可编程逻辑器件、存储器及模数与数模转换器的功能及其应用。了解数字电路的HDL描述及常用EDA软件的数字系统仿真、设计等应用。 (二)从能力方面,应使学生在学习本课程理论知识的同时,重视和加强实践训练,注重应用能力的培养,使理论和实践紧密结合,在实践训练中逐步学会分析、查寻和排除故障的方法,培养正确选用集成器件进行逻辑设计和解决实际问题的能力。 (三)从教学方法上,着重基本概念的解释,引导学生正确应用所学知识,分析和解决实际问题。 三、相关课程及关系 本课程的先修课程包括“电路分析基础”、“模拟电子技术”等,本课程的学习应在学生掌握一定电子电路知识的基础上进行。与此同时,本课程为后续的“单片机及其应用”、“微机原理”、“数字信号处理”及面向专业的“数字系统设计”等课程打下了必要的理论基础。 四、课程内容及学时分配 (总学时:64学时) (注:*表示不作主要要求;(补充)表示现用教材中没有,需要增加的内容) 第1章 概述(1.5学时) 1.1 数字逻辑设计与应用技术发展简史 1.2 自底向上与自顶向下的设计方法简介 1.3 中小规模集成电路与PLD简介 1.4 EDA软件(QuartusII、ISE、Modelsim等)第章 数制和码制概述.2 几种常用的数制.3 不同数制间的转换.4 几种常用的编码第章 逻辑代数基础.1c概述.2c逻辑代数中的基本运算.2.1c三种基本运算.2.2 复合运算.3c逻辑代数的基本公式和常用公式.3.1c基本公式.3.2c常用公式1.4c逻辑代数的.5c逻辑函数.5.1c逻辑函数的逻辑函数的逻辑函数的逻辑函数的式式逻辑函数的卡诺图卡诺图卡诺图逻辑函数的卡诺图逻辑函数的卡诺图卡诺图.7c逻辑函数的化简方法.7.1c公式化简法.7.2c卡诺图化简法.7.3c具有无关项的逻辑函数及其化简第章 门电路.1c概述.2 逻辑门.2.1 TTL门电路.2.2 TTL数字集成电路的各种系列.2.3cCMOS门的电路结构和工作原理.3 可编程逻辑器件 5.3.1 可编程逻辑设计技术简介 5.3.2 可编程逻辑器件分类 5.3.3 低密度可编程原理 5.3.3 PROM 5.3.4 PLA 5.3.5 PAL 5.3.6 GAL 5.4 CPLD/FPGA的基本结构 5.4.1 CPLD的基本结构 5.4.2 FPGA的基本结构 5.4.3 FPGA和CPLD的比较 5.4.4 CPLD在系统逻辑电路 5.4.5 FPGA现场可编程逻辑电路 5.4.6可编程逻辑器件及参数指标 5.5 VHDL描述逻辑门电路第章 组合逻辑电路.1 组合逻辑电路分析组合逻辑电路组合逻辑电路分析.2.1 全加器全加器.2.3 编码器.2.3 译码器.2.4 数值比较器.2.5 数据选择器数据选择器.3组合逻辑电路设计.3.1 采用小规模集成器件的组合逻辑电路设计.3.2 采用中规模集成器件实现组合逻辑函数.4 组合逻辑电路的冒险现象.4.2 如何判断是否存在逻辑冒险.4.3 如何避免逻辑冒险第章 集成触发器  .1 基本触发器   .1.1 基本触发器电路组成和工作原理   .1.2 基本触发器功能的描述  .2 钟控触发器   .2.1 钟控RS触发器   .2.2 钟控D触发器   .2.3 钟控J-K触发器   .2.4 钟控T’触发器  .3 主从触发器   .3.1 主从触发器基本原理   .3.2 主从J-K触发器的一次翻转现象   .4 边沿触发器   .4.1 维持一阻塞触发器   .4.2 下降沿触发的边沿触发器   .4.3 CMOS传输门构成的边沿触发器触发器触发器 .1 时序逻辑电路概述  .2 时序逻辑电路分析   .2.1 时序逻辑电路的分析步骤   .2.2 寄存器、移位寄存器   .2.3 同步计数器   .2.4 异步计数

文档评论(0)

精品文库 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档