基于可重构技术视频采集系统.docVIP

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于可重构技术视频采集系统的研究 文/李万才 公安部第三研究所 摘 要: 基于可重构技术的嵌入式系统兼具了硬件的高效率和软件的灵活性,是介于通用处理器和ASIC之间的全新计算解决方案。嵌入式实时视频处理技术是目前结合视频采集、模式识别、传感器、微电子等多学科门类的一门前沿技术。本文提出了一种基于可重构技术的实现方法,开发设计出一种基于可重构嵌入式的高清晰CCD的视频采集和处理系统,该系统在视频采集以及视频处理上具有速度快且稳定性高的优点。 关键字: 可重构 电荷藕合器件图像传感器 视频采集 视频处理 长期以来,人们对电子系统中计算密集型的工作往往会采用一些硬件的方法来实现,这种方式的主要特征是由特定的ASIC(Application Specific Integrated Circuit) 芯片来完成系统主要的计算工作。ASIC是用硬件结构直接体现算法,所以速度较快,但也有其无法克服的缺点。设计和开发ASIC 往往意味着较高的的设计成本和较长的开发周期。另外,ASIC 一般都是为特定应用设计的, 缺乏通用性。因而近来,随着微电子技术、计算机技术的发展,尤其是大规模高性能的可编程器件的出现,可重构计算技术(reconfigurable computing technology)逐渐成为国际上计算系统研究中的一个新热点。它的出现使过去传统意义上的硬件和软件界限变得模糊,使硬件系统具有像软件系统一样的灵活特性。 图像处理是一种典型的计算密集型工作,基于可重构技术的图像采集处理系统是将图像传感器、数字处理器、通讯模块和其他设备集成到一个单一的系统内,使之能够完全替代传统的基于PC的计算机视觉系统,独立地完成预先设定的图像处理和分析任务。由于采用一体化设计,可降低系统的复杂度,并提高可靠性和性能。同时系统尺寸大大缩小,拓宽了视觉技术的应用领域。根据采用的成像器件不同,前端的传感器可分为CCD(Charge Coupled Device)和COMS(Complementary Metal-oxide Semi-conductor)两种。两者都是利用矽感光二极体(photodiode)进行光与电的转换,CCD在ISO 感光度、解析度、噪点控制方面要远优于COMS器件,故其成像质量好。 因此,基于可重构技术,开发设计出一种百万级像素CCD的前端采集和视频处理系统,并对视频进行了相关的性能测试,提出了改进优化措施。 基于可重构技术的图像采集系统 一般嵌入式系统可以采用的处理器类型有:通用处理器、定制的集成电路芯片(ASIC)、数字信号处理器(DSP)及现场可编程逻辑阵列(FPGA)。通用处理器一般应用于图像处理任务简单的领域,或者和定制的图像处理芯片结合起来应用。ASIC是针对具体应用定制的集成电路,可以集成一个或多个处理器内核,以及专用的图像处理模块(如镜头校正、平滑滤波、压缩编码等),实现较高程度的并行处理,处理效率最高。但是ASIC的开发周期较长,开发成本高,不适合中小批量的视觉系统领域。其中DSP由于信号处理能力较强,编程相对容易,价格较低,在嵌人式视觉系统中得到较广泛应用。但随着FPGA的价格下降,FPGA开始越来越多地应用在图像处理领域。作为可编程、可现场配置的数字电路阵列,FPGA可以在内部实现多个图像处理专用功能块,可以包含一个或多个微处理器,为实现底层图像处理任务的并行处理提供一个较好的硬件平台。基于此技术的嵌入式系统兼具了硬件的效率和软件的灵活性,是介于通用处理器和ASIC之间的全新计算解决方案。以设计一个数据采集系统为例,传统方法采用DSP处理器进行传感器信号的处理,然后完成对数据进行保存显示和与PC的通信。这些过程通常是由独立的功能芯片来完成。但是若采用FPGA系统来设计,则可完全将采集接口、信号处理、数据后处理、通信功能、显示功能以及其他逻辑功能集成在一片FPGA芯片中,而且与传统的设计方法相比更简单,从而大大节约开发成本和开发周期。表一列出了完成相应算法时可重构计算机一些通用微处理机的 表一 三种实现的性能比较 通用计算机 可重构计算机 AISC 速度 慢 较快 快 并行性 指令级并行 大部分并行 任何并行 成本 小 小 大 可升级性 易 一般 难 基于可重构技术的图像采集系统的实现 1.系统硬件的实现 硬件结构框图如图1所示:其中传感器CCD采用Sony公司的ICX205AK,该款彩色CCD光学尺寸为1/2英寸,有效像素为1392mm(H)×1040 mm(V)。该款传感器具有很高的信噪比和动态范围,支持每秒15帧的图像采样;CCD的图像采样主要由AD9849来实现,Analog Device公司的该款芯片

文档评论(0)

nnh91 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档