基于FPGA的LVDS学习报告.pptVIP

基于FPGA的LVDS接口应用 学习汇报 汇报人:张兴 1、什么是差分信号？ 差分信号利用两根导线来传输数据，我们主要研究低压差分信号（Low Voltage Differential Signal，LVDS)。在正引线上，电流正向流动，负引线构成电流的返回通路，接收器仅仅给出两传输线上的信号差,因此共模噪声信号将被抑制掉。LVDS一般用恒流源驱动器，在接收侧一般是简单的 100 W电阻。 LVDS工作原理解释 当 A1、A2 开通时，B1、B2 关闭，电流由驱动器的 A1 流出，经过传输线和电阻后从 A2 流回，当 B1、B2 打开时，A1、A2 关闭，电流由驱动器的 B1 流出，经过传输线和匹配电阻后从 B2 流回，由图1可以看出两种状态的电流流向随着状态的翻转而改变，在接收端采集到匹配电阻的压降不同，从而产生了有效的逻辑“0”和逻辑“1”状态。 LVDS的优点 高速 LVDS 信号一般只有 350~400mV 的逻辑摆幅，较小的摆幅缩短了信号的转换时间，因而实现了信号的高速传输，速度可达几百Mbps。 低功耗 LVDS 的驱动器是 3.5mA 的恒流源，它的终端压降是 350mV，因此负载功耗只有 1.2mW。 低噪声 差分信号传输模式比单端信号传输模式具有更强的共模输入噪声的抑制能力 低成本 简单的CMOS互补结构 2、LVDS接口电路原理示意图 LVDS接口电路连接图 DS92LV18框图 DS92LV18特点 15–66 MHz 18:1/1:18 串行/解串器(2.376Gbps full duplex throughput) 3.3V供电 内置锁相环（PLL） Robust BLVDS serial transmission across backplanes and cables for low EMI 具有各自的时钟，使能端和电源端进行独立的发送和接收 热插拔保护 低功率： 90mA (典型值) 发送 Bus LVDS 串行/解串器示意图 Bus LVDS SerDes Bus LVDS SerDes 非常灵活、高效。它们不需要特殊的训练模板来实现锁定，具有简单的终端技术，在时序方面的要求更为宽松，能支持热插拔，并不限制发送到发射机的数据的类型，其高效的编码可以消除由于空闲等待或者逗号字符造成的互联带宽损失。 DS25BR120 3.125 Gbps LVDS Buffer with Transmit Pre-Emphasis（预加重） 预加重 理论已经证明,鉴频器的输出噪声功率谱按频率的平方规律增加。但是，许多实际的消息信号， 例如语言、音乐等，它们的功率谱随频率的增加而减小，其大部分能量集中在低频范围内。这就造成消息信号高频端的信噪比可能降到不能容许的程度。但是由于消息信号中较高频率分量的能量小，很少有足以产生最大频偏的幅度，因此产生最大频偏的信号幅度多数是由信号的低频分量引起。平均来说，幅度较小的高频分量产生的频偏小得多。所以调频信号并没有充分占用给予它的带宽。因为调频系统的传输带宽是由需要传送的消息信号（调制信号）的最高有效频率和最大频偏决定的。然而，接收端输入的噪声频谱却占据了整个调频带宽。这就是说，在鉴频器输出端噪声功率谱在较高频率上已被加重了。 为了抵消这种不希望有的现象，在调频系统中人们普遍采用了一种叫做预加重和去加重措施，其中心思想是利用信号特性和噪声特性的差别来有效地对信号进行处理。即在噪声引入之前采用适当的网络（预加重网络），人为地加重（提升）发射机输入调制信号的高频分量。然后在接收机鉴频器的输出端，再进行相反的处理，即采用去加重网络把高频分量去加重，恢复原来的信号功率分布。在去加重过程中，同时也减小了噪声的高频分量，但是预加重对噪声并没有影响，因此有效地提高了输出信噪比。 DS25BR120 特点 直流-3.125Gbps 低抖动，高抗干扰性，低功率运行 Four Levels of Transmit Pre-Emphasis （PE）Drive Lossy Backplanes and Cables 片上100W电阻 在LVDS I/O引脚进行7kV ESD（Electro-Static discharge ）测试，保护相邻器件 3 mm x 3 mm，8引脚WSON封装 DS25BR120引脚框图和预加重真值表 DS25BR120应用 时钟和数据缓冲 金属电缆驱动 FR-4 驱动 注：FR-4是PCB板的一种材料, FR-4是覆铜板中用量最大，用途最广泛的一类产品。 DS25BR120典型应用示意图 DS25BR110 3.125 Gbps LVDS Buffer with Recei