09级数字逻辑实验指导书.docVIP

《数 字 逻 辑》 实 验 指 导 书 电子信息工程学院 徐 锦 丽、胡 爱 玲 沈阳航空工业学院 2010年3月  目 录 实验一 译码器和数据选择器 1 实验二 时序逻辑电路的设计 5 实验三 基于触发器的计数器设计 7 实验四 脉冲电路的应用 9  实验 译码器和选择器 一、实验目的 1、成译码器和数据选择器的逻辑功能和使用方法。 2、用两片74LS138成一个4线—16线译码器。 3、用译码器和与非门实现三人多路表决器。 4、用双4选1数据选择器74LS153实现全加器 二、实验原理 1、译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配和存储器寻址等。 不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类，前者又分为变量译码器和代码变换译码器。其中变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。 3线－8线译码器74LS138其图图－1。 图－1 3－8线译码器74LS138 其中 A2 、A1 、A0 为地址输入端，～为译码输出端，S1、S 2 、S 3 为使能端。 当S1＝1，S 2 ＋S 3＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，S 2 ＋S 3 ＝X时，或 S1＝X，S 2 ＋S 3＝1时，译码器被禁止，所有输出同时为1。 3线－8线译码器74LS1383线-8线译码器74LS138接成一个4线-16线译码器，如图1－2所示。 图－2 用两片74LS13成4-16线译码器 (2) 二进制译码器能方便地实现逻辑函数，如图1－3所示，实现的逻辑函数是 Z＝ABC +ABC+ABC+ABC 图1－3 用74LS13 图－4 74LS153引脚排列图4、数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个输入数据中选择一个并将其送到一个公共输出端。 双选数据选择器 74LS153就是在一块集成芯片上有两个4选1数据选择器引脚排列如图－。 、为两个独立的使能端；A1、A0为公用的地址输入端；1D～1D和2D～2D分别为两个4选1数据选择器的数据输入端；Q、Q为两个输出端。 当使能端（）＝1时，多路开关被禁止，无输出，Q＝0。 当使能端（）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D～D送到输出端Q。 如：A1A0＝00 则选择D数据到输出端，即Q＝D0。 A1A0＝01 则选择D1数据到输出端，即Q＝D1，其余类推。 数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。 用4选1数据选择器74LS153实现函数 BC+ABC+ABC+ABC 函数F有三个输入变量A、B、C，而数据选择器有两个地址端A1、A0少于函数输入变量个数，在设计时可选A接A1，B接A0A0)+ D1(A1A0)+ D2(A1A0)+ D3(A1A0) = ABC+ABC+ABC+ABC =0(AB)+C(AB)+C(AB)+1(AB) 所以有 D0＝0，D1＝D2＝C，D3＝1 接线图如图所示。 图-5 用4选1数据选择器实现 1、＋5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、74LS138×2、74LS153、74LS20 四、实验内容 1、用两片74LS138接成一个4线—16线译码器。 2、用译码器和与非门实现三人多路表决器。当个输入端中有个或三个为“1”时，输出端才为“1”。 3、用双4选1数据选择器74LS153实现全加器、实验报告对实验内容写出设计过程画出图。 2、根据实验任务，（真值表中应包含理论结果和测试结果，两者若不一致必须检查分析原因）验证逻辑功能附四2输入与非门74LS00非门74LS04 二路4输入与非门74LS0 实验 时序逻辑电路设计 一 实验目的 1、掌握时序逻辑电路的设计方法 。 2、设计用集成计数器74160构成的同步六进制加法计数器。 二 预习要求 1、熟悉时序逻辑电路的设计方法。 2、所用集成电路的功能及外部引脚排列。 三 实验设备及元器件 1、＋5V直流电源