第6章 基于S3C44B0X的嵌入式系统应用开发(第二版).ppt

第6章基本输入输出接口技术 第6章基于S3C44B0X的嵌入式系统应用开发 6.1 嵌入式最小系统 简介 6.1.1 嵌入式最小系统组成 基于S3C44B0X的典型嵌入式系统硬件体系结构 6.1.2 电源模块的选择及电路设计 电源系统为整个系统提供能量，是整个系统工作的基础，具有极其重要的地位，但却往往被忽略。如果电源系统处理得好，整个系统的故障往往减少了一大半。 考虑因素： 输出的电压、电流、功率； 输入的电压、电流； 安全因素； 电池兼容和电磁干扰； 体积限制； 功耗限制； 成本限制。 电源模块的选择及电路设计 6.1.3 时钟电源管理与时钟源的设计 1．时钟源的设计 S3C44B0X 的时钟电路连接 2．时钟与电源管理概述 1. 时钟的作用 作为CPU及外设定时与同步信号。 S3C44B0X内部的时钟发生器可以产生CPU和外设所需要的时钟信号。 S3C44B0X的时钟电源管理模块集中管理时钟脉冲的发生与电源。 时钟管理 2. 时钟发生器的组成 电源管理 S3C44B0X的电源管理方案有五种： 正常模式（Normal mode） 低速模式（Slow mode） 空闲模式（Idle mode） 停止模式（Stop mode） LCD的SL空闲模式（SL Idle mode） 3. 时钟及电源管理的特殊功能寄存器 与时钟发生器及电源管理有关的特殊功能寄存器包括时钟控制寄存器、时钟低速控制寄存器和锁时计数寄存器等。 PLL控制寄存器 一、PLLCON：控制PLL分频，决定PLL输出频率。 PLL值示例1 已知：fin=20MHz,MDIV=100,PDIV=14,SDIV=2,求fpllo PLL值示例2 已知：fin=11.0592MHz,fpllo=50MHz 试确定PLLCON的值。 时钟控制寄存器 一、时钟控制寄存器CLKCON 决定其它各组件的时钟。CLKCON共15位，控制IIS、IIC、ADC、RTC、GPIO、UART、DMA、LCD、PWM等组件的时钟允许。 二、时钟控制寄存器的格式 CLKCON各位的含义如表6-75所示。 时钟低速控制寄存器 时钟低速控制寄存器CLKSLOW 控制时钟在低速模式下开关PLL、低速分频系数以及低速控制位。 锁时计数寄存器 锁时计数寄存器CLKTIME 存放PLL锁时的计数值。共12位。 应用中时钟的设定 头文件.h中的宏定义 #define FIN 8000000 #define MCLK #if (MCLK= #define M_DIV (0x38) #define P_DIV (0x2) #define S_DIV (0x1) #elif (MCLK= #define M_DIV (0x34) #define P_DIV (0x3) #define S_DIV (0x1) #endif 6.1.4 复位电路设计与模式选择 1. 复位电路的作用 负责将处理器初始化为某个确定的状态 。 2. S3C44B0X的复位 复位引脚为nRESET ，至少保持4个MCLK时钟周期的低电平 ，才能复位。 专用复位IC芯片复位电路 接口设计之复位电路设计与模式选择(3) S3C44B0X的数据存储模式有大端和小端的选择 ，由引脚ENDIAN 决定。 [OM1:OM0]启动FLASH 的数据宽度 。 6.1.5 存储器组件与接口模块 嵌入式系统使用的存储器有多种类型，主要包括Flash、EPROM、SDRAM以及SRAM等，为满足不同类型的存储器对不同速度、不同类型、不同总路线宽度等的存储器的管理和控制，存储控制组件是必不可少的。正是存储控制器为片外存储器访问提供必要的控制信号，管理着片外存储部件。 存储器区域划分 不同存储器组织的存储器地址线与系统地址总线的连接 存储器组件中的特殊功能寄存器之一 存储器组件中的特殊功能寄存器之二 存储器组件中的特殊功能寄存器之三 存储器组件中的特殊功能寄存器之四 存储器组件中的特殊功能寄存器之五 存储器接口电路设计及应用 S3C44B0X内部没有存储器，因此必须采用总线方式扩展外部存储器，包括程序存储器和数据存储器，此处主要介绍扩展外部存储器的方法。 典型Flash芯片及与S3C44B0 的连接 程序存储器采用SST39VF160，它是1M*16位的Flash存储器芯片。 典型SDRAM芯片及与S3C44B0 的连接 SDRAM HY57V6516