第十章基于ARM内核微处理器硬件设计.pptVIP

时钟模块 复位电路 ⑤配置UBRDIV0波特率控制寄存器 UBRDIV= int (UART时钟频率/(波特率×16) ) – 1 采用66.68MHz的PCLK作为时钟源，为得到115200bps的速率，则： UBRDIV= int (66.68M/(115200×16) ) – 1 =int(36.176) – 1=35 实际波特率=UART时钟频率/((UBRDIV+1)×16) =66.68M/((35+1) ×16)≈115764bps 实际的工作速率与理论值之间存在偏差： (115764 – 115200)/115200×100% = +0.49% 初始化程序段 ULCON0 EQU 0UCON0 EQU 0UFCON0 EQU 0UMCON0 EQU 0x5000000C UBRDIV0 EQU 0 LDR R2, =ULCON0 ；配置ULCON0寄存器 MOV R3, #0x23 STRB R3, [R2] LDR R2, =UCON0 ；配置UCON0寄存器 MOV R3, #0x05 STRH R3, [R2] LDR R2, =UFCON0 ；配置UFCON0寄存器 MOV R3, #0x00 STR R3, [R2] LDR R2, =UMCON0 ；配置UMCON0寄存器 MOV R3, #0x00 STR R3, [R2] LDR R2, =UBRDIV0 ；配置UBRDIV0寄存器 MOV R3, #35 STRH R3, [R2] ⑥使用UTRSTAT0、UTXH0、URXH0进行状态的判断并完成通信。 UTRSTAT0 EQU 0UTXH0 EQU 0；假设系统采用小端存储 URXH0 EQU 0；假设系统采用小端存储 ………… TLOOP LDR R0, =UTRSTAT0；读取UART0收发状态寄存器的值 LDR R2，[R0] TST R2, #0x02 ；判断发送缓冲区是否空闲 BEQ TLOOP ；不空闲则继续查询 LDR R0, =UTXH0 STRB R1, [R0] ；若空闲，则将R1寄存器中字节 ；传递至发送缓冲区，完成一字节 ；数据发送 ………… RLOOP LDR R0, =UTRSTAT0；读取UART0收发状态寄存器的值 LDR R2，[R0] TST R2, #0x01 ；判断接收缓冲区是否有数据 BEQ RLOOP ；若没有数据则继续查询 LDR R0, =URXH0 LDRB R1, [R0] ；若有数据则将数据收回至R1寄 ；存器完成一字节数据接收 收/发示例程序段 电源模块 根据电路需要确定电源模块的输出电压和电流值，留足功率余量； 设计滤波电路减小电源纹波影响 每个器件芯片电源引脚端并接小电容(10nF) 电路布线时考虑负载平衡、模拟器件与数字器件隔离、内核供电与外围供电隔离 内核电源3.3V→1.2V I/O接口电源5V→3.3V 10.1 S3C2440微处理器简介 外部存储器控制单元（控制SDRAM和片选） LCD专用控制器和专用DMA通道 外部4路独立DMA控制器 3路串口，读写64k缓存 2路spi口 I2C总线接口 I2S音频总线接口 AC97解码总线接口 SD host interface version 1.0 and MMc 2.11 2路USB host 控制器 和 单路设备USB控制器 1.1 4路定时器,1路内部计数器和看门狗 8通道10bitADC和触摸屏接口 RTC时间日志功能 摄像头接口（Max 4096x4096 and 2048x2048 support for scaling） 130路独立通用GPIO/ 24通道中断资源 系统管理：支持大/小存储模式/ 寻址1G/支持多种字宽/ 启动地址固定在0~6bank/ 8个memory bank：6个for rom,sram and others ,2个bank for rom/sram/ 同步dram （Synchronous DRAM） 支持外部wait信号扩展总线周期/ 支持自刷新状态（省电模式） / 支持多种启动方式（Nor nand eeprom and others） Nand Flash 启动：4kb 内部buffer 负责运行启动代码/ 在从nand启动后，支持存储空间在nandflash Cache