第二章基于ARM的处理器体系结构.pptVIP

　　 　　 冯.诺依曼和哈佛体系结构 冯·诺依曼型计算机组成结构 处理器使用同一个存储器，经由同一个总线传输。 完成一条指令需要3个步骤，即：取指令、指令译码和执行指令 指令和数据共享同一总线的结构 哈佛体系结构 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。 中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。 程序指令存储和数据存储分开，可以使指令和数据有不同的数据宽度，如Microchip公司的PIC16芯片的程序指令是14位宽度，而数据是8位宽度。 CISC与RISC CISC (Complex Instruction Set Computer) 复杂指令集计算机 处理器在分析每一条指令之后执行一系列初级指令运算来完成所需的功能 一般CISC计算机所含的指令数目至少300条以上，有的甚至超过500条 采用CISC结构的计算机数据线和指令线是分时复用的，即所谓的冯.诺依曼结构 RISC (Riduced Instruction Set Computer) 精简指令集计算机 采用RISC结构的单片机数据线和指令线分离，即所谓的哈佛结构 计算机指令多为单字节，程序存储器的空间利用率大大提高，有利于实现超小型化 　　 基于ARM架构的嵌入式微处理器 在多媒体技术、网络互连和开放操作系统等方面的应用，是8位机体系结构所难以逾越的障碍，也就正好成为选择32位嵌入式系统的主要理由。 所有的ARM芯片在内核上保持高度的兼容性，这样在学习和开发嵌入式系统中就可以使用通用的开发、调试工具。 目前ARM CPU内核里面都有一个Embedded ICE逻辑模块，用于采集CPU总线信号，而对Embedded ICE以及CPU执行单元的通信是通过扫描线来进行的，所有的扫描线都受到测试访问控制端口（TAP）控制，并通过芯片与JTAG接口连接，故可保持不同CPU之间的接口控制的兼容性。调试工具只要支持TAP端口访问，就能进行ARM的系统调试。 32位体系结构的性能优势 （1）寻址空间大 在ARM的体系结构里，所有的资源，如存储器、控制寄存器、I/O端口等都是在有效地址空间内采用统一编址的，方便了程序在不同处理器间的移植。 （2）运算和数据处理强 采用了先进的CPU设计理念、多总线接口（哈佛结构）、多级流水线、高速缓存、数据处理增强等技术，这样几乎所有的通信协议栈都能在32位CPU中轻松实现。使得C、C++、Java等高级语言得到了广泛的应用空间。另外多数的微处理器都包含有DMA控制器，这样就进一步提高了整个芯片的数据能力。 32位体系结构的性能优势 （3）操作系统的支持 如果某个系统需要有多任务的调度、图形化的人机界面、文件管理系统、网络协议等需求，那么就必须使用嵌入式操作系统。一般复杂的操作系统在多进程管理中还需要有硬件存储器保护单元（MPU）或管理单元（MMU）的支持。目前ARM9以上的微处理器均有这些支持，可运行Linux、Win CE和VxWorks等众多操作系统。 基于指令集体系结构的分类版本 ARM架构处理器定义了6种不同的版本： V1 版架构: 基本的数据处理指令（无乘法）；字节、半字和字的Load /Store 指令；转移指令，包括子程序调用及链接指令；软件中断指令；寻址空间64MB（226 ）。 V2 版架构: 在V1版上进行了扩充，例如ARM2和ARM3架构，并增加了以下功能：乘法和乘加指令；支持协处理器操作指令；快速中断模式；SWP/SWPB的基本存储器与寄存器交换指令；寻址空间64MB。 基于指令集体系结构的分类版本 V3版架构: V3架构对ARM体系结构作了较大的改动，把寻址空间增至32位，增加了当前程序状态寄存器CPSR和存储程序状态寄存器SPSR，以便增强对异常情况的处理。增加了中止和未定义二种处理模式。ARM6就是采用该版架构。 V4版架构: 它在V3版架构上作了进一步扩充，使ARM使用更加灵活。ARM7、ARM8、ARM9 都采用该版结构。增加功能有符号化和半符号化半字及符号化字节的存取指令；增加了16位的Thumb指令集；完善了软件中断SWI指令的功能；处理器系统模式引进特权方式时使用用户寄存器操作；把一些未使用的指令空间扑获为未定义指令。 基于指令集体系结构的分类版本 V5版架构：ARM10 和XScale都采用该版架构。新增指令有：带有连接和交换的转移BLX指令；计数前导零CLZ指令；BBK中断指令；增建了数字信号处理指令；为协处理器增加了更多可选择的指令。 V6版架构：是在低功耗的同时，还强化了图形处理性能，追加有效进行多媒体处理的SIMD功