dsp第六讲.ppt

第二章 硬件结构 本章第二大部分主要内容： 2.7 程序地址生成方式 2.8 中断系统 2.9 流水线 2.10 在片外围电路 2.11 串行口 2.12 外部总线 2.13 直接存储器访问(DMA)控制器 第二章 硬件结构 2.10 在片外围电路 主机接口(HPI) 概况 8位并行口 功能：用来与主设备或主处理器接口 信息在C54X DSP和主机间通过C54X DSP存储器进行交换 外部主机是HPI的主控者 外部主机可以通过HPI直接访问C54X DSP的存储空间 外部主机可以通过HPI直接访问C54X DSP的MMR 第二章 硬件结构 2.10 在片外围电路 主机接口(HPI) HPI的组成框图 HPI主要由以下5部分所组成： HPI存储器(DARAM) HPI地址寄存器 HPIA HPI数据锁存器 HPID HPI控制寄存器 HPIC(002Ch) HPI控制逻辑 第二章 硬件结构 2.10 在片外围电路 主机接口(HPI) 工作模式 共用寻址模式(SAM) 仅主机寻址模式(HOM) 第二章 硬件结构 2.10 在片外围电路 主机接口(HPI) 高速数据通信 SAM模式: HPI每5个CLKOUT周期传送一个字节 主机运行频率可达 (Fd*n)/5 Fd=40MHz时，主机时钟频率可达32或24MHz HOM模式： 主机可以更快：50ns寻址一个字节(160Mbps) 与C54X DSP时钟无关 第二章 硬件结构 2.10 在片外围电路 主机接口(HPI) HPI与主机连接图 第二章 硬件结构 2.10 在片外围电路 主机接口(HPI) HPI存储器访问 HPI存储器是一个2k*16位的DARAM。(1000h~17ffh) 由于HPIA寄存器是16位，由它指向这2K空间。主机方面地址0~7FFh HPI存储器地址的自动增量特性，可以用来连续寻址HPI存储器 第二章 硬件结构 2.10 在片外围电路 主机接口(HPI) HPI控制寄存器 第二章 硬件结构 2.10 在片外围电路 串行接口 概况 四种形式： 1) 标准同步串行口(SP) 2) 缓冲同步串行口(BSP) 3) 多通道缓冲串行口(McBSP) 4) 时分多路串行口(TDM) 第二章 硬件结构 2.10 在片外围电路 标准串行接口 组成框图 第二章 硬件结构 2.10 在片外围电路 标准串行接口 串行口传送数据的一种接法 第二章 硬件结构 2.10 在片外围电路 标准串行接口 数据发送过程 将要发送的数据写到DXR 若XSR空，DXR-XSR 在FSX和CLKX的作用下， 将XSR数据移出DX引脚 一旦DXR中数据复制到XSR立即将下一个数据写到DXR 发送期间，DXR中的数据复制到XSR后 串行口控制寄存器SPC中的XRDY置1， 随 后产生XINT，通知CPU可以从DXR重新 加载。 第二章 硬件结构 2.10 在片外围电路 标准串行接口 数据接收过程 在FSR和CLKR的作用下，将来自DR引脚的数据移位至RSR 将RSR中内容复制到DRR CPU从DRR中读出数据 一旦RSR中数据复制到DRR,SPC中的RRDY位置1，随后产生RINT信号，通知CPU可以从DRR中读取数据 第二章 硬件结构 2.10 在片外围电路 标准串行接口 串行口控制寄存器 第二章 硬件结构 2.10 在片外围电路 标准串行接口 串行口控制寄存器 第二章 硬件结构 2.10 在片外围电路 标准串行接口 串行口的工作模式 两种模式：脉冲串模式(猝发模式) 连续模式 脉冲串模式 内部帧同步发送 第二章 硬件结构 2.10 在片外围电路 标准串行接口 脉冲串模式 外部帧同步发送 第二章 硬件结构 2.10 在片外围电路 标准串行接口 脉冲串模式 接收操作 第二章 硬件结构 2.10 在片外围电路 标准串行接口 脉冲串模式 接收溢出 第二章 硬件结构 2.10 在片外围电路 标准串行接口 脉冲串模式 最大发送和接收的数据包频率 如果增加发送的数据包频率，在相邻的数据包之间的非有效 工作时间会减小直到0 这与帧同步脉冲之间的最小时间有关 第二章 硬件结构 2.10 在片外围电路 标准串行接口 连续模式 FSM=0 发送操作 第二章 硬件结构 2.10 在片外围电路