利用CV-MOS工艺研制SOI基的光子器件.pdfVIP

* 利用CV-MOS工艺研制SOI基的光子器件 江晓清**，杨建义，王明华 浙江大学信息与电子工程学系，杭州 310027 摘要：电子的“瓶颈效应”限制了硅材料微电子器件在超高速、大容量信息传输处理的能力。如何利用光 子的并行、高速和传输容量大的特性，在光子层面实行光子器件的集成是集成光子技术一直追求的目标。 本文介绍了基于硅的 p-i-n 结和载流子色散效应，利用 0.8 微米的 VD－MOS 工艺，在 SOI 材料上研制光子 器件的工作。我们针对硅基光子器件的要求，采用硅刻蚀等特殊的工艺流程，成功的研制出 1×2、1×3 和 2×2 等光开关以及光调制器等硅基光子器件。基本的 1×2 干涉型光开关器件的消光比可大于 20dB, 开 关速度约 20ns 量级，而且制作的重复性和稳定性好。 关键词：硅；CMOS工艺，载流子色散效应；光子器件，集成光学回路 1 引言 集成光子技术研究已经历近四十年，一直在追求能在光子器件层面上的光子集成（PIC）， 以弥补微电子器件在高速、大容量和全光信息处理方面的不足。由于集成光子器件的材料和 器件制作工艺的多样性，虽然集成光子技术在光收发模块、光上下波分服用模块等获得成功， 但像微电子器件一样的全面集成设想一直没有完全实现。2004 年 Intel 公司基于硅的 CMOS 技术研制的高速硅电光调制器，以及近年来的硅基 Raman激光器、混合集成激光器、光缓存 器件和高速探测器等的报道，将现有成熟的微电子技术和光子技术结合，使基于硅基 CMOS 光子集成技术的发展上了一个新的台阶。现阶段基于硅基的光电效应主要是利用载流子色散 效，即指载流子的注入或抽取导致的半导体中自由载流子的变化引起折射率的变化，主要以 pin 结、pn 结和 MOS 结构等基本结构来实现，而这些制作工艺完全同成熟的商业 CMOS 工艺 线兼容。本文介绍我们利用国内 0.8um 的商业微电子工艺线，采用 pin 结的基本结构研制基 于 SOI 材料光子器件的工作。 2 基本参数和工艺流程 根据企业提供的 0.8um 半导体制作工艺流程和具体技术要求，我们采用 pin 结结构设计 和研制了一系列载流子色散型的硅基 CMOS 光子器件，包括基本的 MZI 调制器/可变衰减器 （VOA）、分束器、多模干涉（MMI）结构的光开关与微环谐振腔等基本单元功能器件，以及 分束器与 VOA 集成、AWG与 VOA 集成的基本 OADM单元模块等器件，经过二次流片试验证明， 我们的设计和技术路线是可行的，研制基本的 pin 结结构截面及其设计参数和制作基本波导 的 SEM 照片（图 1）。SOI 材料的SiO2 层厚约1µm，顶层硅为 1µm；基本脊波导宽 1µm，高约 0.4µm，这样设计可保证单模条件。器件有源控制区的长度从 750～2000µm，再加上输入输 出端的耦合过渡波导（从 1 微米扩展到 3 微米），器件总长度约为 7000µm。 ~10um Al 1um Al ~10um (anode) (cathode) SiO2 ~0.4um P+ N+ p-Si SiO2 1um ~0.55um 2um ~0.3um 5um 图 1 基本 pin 结截面设计参数和制作的波导 SEM 照片 * 国家重大基础研究发展计划资助项目（No: 2007CB613405 ）, **通讯作者：iseejxq@zju.edu.cn 器件的制作主要流程如下： 1.SOI 硅片清洗处理，2.脊波导光刻和刻蚀，3.隔离槽光刻和刻蚀，4.热氧化，5.N 区 光刻和注入，6.P 区光刻和注入，7