模拟电路与数字电路 教学课件 作者 林捷 杨绪业 第7章 触发器和时序逻辑电路.ppt

第7章 触发器和时序逻辑电路 7.1概述 7.2触发器的电路结构与工作原理 7.2.1基本RS触发器 7.2.2同步RS触发器的电路结构与工作原理 7.2.3主从RS触发器的电路结构和工作原理 7.2.4由CMOS传输门组成的边沿触发器 7.2.1基本RS触发器 7.2.2同步RS触发器的电路结构与工作原理 7.2.3主从RS触发器的电路结构和工作原理 7.2.4由CMOS传输门组成的边沿触发器 7.3触发器逻辑功能的描述方法 7.3.1RS触发器 7.3.2JK触发器 7.3.3D触发器 7.3.4T触发器 7.3.5触发器逻辑功能的转换 7.3.1RS触发器 7.3.2JK触发器 7.3.3D触发器 7.3.4T触发器 7.3.5触发器逻辑功能的转换 7.4时序逻辑电路的分析方法和设计方法 7.4.1同步时序电路的分析方法 7.4.2异步时序逻辑电路的分析方法及举例 7.4.3同步时序电路的设计方法 7.4.1同步时序电路的分析方法 7.4.2异步时序逻辑电路的分析方法及举例 7.4.3同步时序电路的设计方法 7.5常用的时序逻辑电路 7.5.1寄存器和移位寄存器 7.5.2同步计数器 7.5.3移位寄存器型计数器 7.6时序逻辑电路分析设计综合例题 7.5.1寄存器和移位寄存器 7.5.2同步计数器 7.5.3移位寄存器型计数器 7.6时序逻辑电路分析设计综合例题 本 章 小 结 图7-52延长复位信号的连接图 利用RS触发器来延长触发器复位信号的持续时间可改进图7-51（a）所示电路工作的可靠性，改进的电路如图7-52所示。 图7-53七进制计数器的连接图 若实际的电路只要求是七进制的计数器，并不要求一定要从0000开始计数，还可以采用如图7-53所示的电路实现七进制计数器的连接 图7-53所示电路的工作原理是：当74160的状态为1001时，它的进位信号输出端C输出高电平的进位信号，该信号经非门电路产生LD=0的预置数信号输入74160的预置数信号输入端，使74160进入预置数的工作状态，在CP触发脉冲的驱动下，74160将并行数据输入端的信号0011输入计数器，使计数器的状态变成0011，将74160的三个状态0000、0001和0010跳跃掉，组成七进制的计数器。 在NM的情况下，必须用多片M进制的计数器组合成N进制的计数器。 在组合的过程中，片与片之间的连接方式有串行进位和并行进位两种，进制改变的方法也有整体复位和整体置数两种，下面以具体的例子来说明任意进制计数器的组成方法。 （2） NM的情况 【例7-8】用十六进制加法计数器74161组成同步六十进制加法计数器。 解因六十进制计数器的N大于十六进制计数器的M，所以，要用两片74161来组成六十进制的计数器。 以10×6为例，用串行进位方式组成的六十进制计数器如图7-54所示。 图7-54用串行进位方式组成的六十进制计数器 串行进位连接方式的特点是第一片的进位信号与第二片的触发脉冲信号以串联的形式相连接，所以，称为串行进位连接方式。 工作在串行进位连接方式的两片计数器处在异步工作的状态下，因这种工作状态不利于整体复位或置数功能的实现，所以在实际电路中通常采用并行进位的方式来连接电路。用并行进位方式组成的六十进制计数器如图7-55所示。 图7-55用并行进位方式组成的六十进位计数器 由图7-55可见，并行进位方式两片计数器的触发信号是相同的，工作在同步计数的状态下。 综上所述可得图7-55电路动作的特点是：第一片芯片计数十个脉冲，第二片芯片只计数一个脉冲，两片计数器进制数相乘的结果为60，所以，图7-55所示的电路为六十进制计数器。 在图7-55所示电路的基础上，接上显示译码器和七段字符显示器即可组成如图7-56所示的六十进制计数器数码显示电路。 图7-56六十进制计数器数码显示电路 图7-56所示电路的工作原理是：从计数器74161（1）和74161（2）输出的二进制数代码，分别输入显示译码器7448的数据输入端，驱动数码显示管显示0～9和0～5的数码，给出六十进制数码显示的结果。 采用整体置数连接方法的电路如图7-57所示。 图7-57整体置数法组成的任意进制计数器 【例7-9】试分析图7-57所示电路的进制数，并说明该电路的分频比是多少。 解 图7-57所示计数器电路的进制N为 N1=(53)H=83 即图7-57所示的电路为83进制的计数器，所以，该电路的分频比为1/83。 该器件的逻辑图及符号如图7-58所示。 4. 异步计数器74LS290 图7-58 74LS290