高速LVDS收发器的设计及硬件实现.pdfVIP

第31卷第5期 杭州电子科技大学学报 V01．31．No．5 d Oct．2011’ ∞11年10月 Jo,mudHM咖DiantiUnivtatlty 高速LVDS收发器的设计及硬件实现 陈权，章坚武 (杭州电子科技大学通信工程学院，浙江杭州310018) 摘要：该文实现了一种基于5类双绞线高速传输低电压差分信号的设计方案。LVDS采用差分传 输和低电压摆幅技术，能够在实现很高的传输速率的同时消耗较低的功率。驱动器芯片clc001和 自适应均衡器芯片ele012可以对百米双绞线上传输的LVDS信号做驱动和均衡，提高信号完整性， 从而完成LVDS发送器和接收器的设计和硬件实现。 关键词：5类双绞线；低电压差分信号；均衡；高速 中图分类号：TN919 文献标识码：A 文章编号：1001—9146(2011)05一0127一04 O 引 言 在被称为信息化时代的今天，数据传送量越来越大，传输速度也越来越快；另外，随着电子产品便携 Differential 式的发展，低功耗也成为了一个突出要求¨J。由于低电压差分信号(Low—VoltageSignaling， LVDS)传输技术可以支持较高的数据传输速率，而且功耗远比同类技术低，因此渐渐成为厂商普遍采用 的差分接口标准心】。本文提出了一种在5类双绞线上高速传输LVDS信号的设计与硬件实现方案。设 钟)送至驱动器芯片clcooI处以提高信号的驱动能力，然后通过5类双绞线发送出去；在接收器端，把5 类双绞线上接收的信号通过均衡器芯片clc012做均衡补偿，再把补偿后的信号送至FPGA做接收。整 输率。 1总体方案设计 1．1硬件平台设计 本方案实现LVDS发送器和接收器的设计，采用FPGA和LVDS芯片作为主要芯片，达到远距离高 速数据传输的要求。该系统设计要求在144Mb／s速度下传输数据。其传输距离为100m，因此该设计主 要解决的问题是延长传输距离。通常串行电缆传输系统采用同轴电缆或者双绞线，但无论采用什么类 的电缆，信号在传输过程中都会产生大幅度的衰减，衰减程度与数据传输率以及电缆长度有关。由电缆 传输LVDS信号同样也会产生衰减情况，因此信号只能传输较短的距离(一般只有几米)。为达到百米 双绞线传输数据的目的，在传输链路中必须添加驱动器芯片和均衡器芯片，以增强信号的完整性口】。 本设计方案的数据传输由2路数据信号和一路时钟信号组成，通过两路数据信号传输数据，每路 72Mb／s，同时传输时钟信号使得接收端和发送端时钟同步。由于驱动器芯片clc00l和均衡器芯片 收稿日期：20n—07—20 作者简介：陈权(1987一)，男，浙江海盐人，在读研究生，无线通信与移动通信． 128 杭州电子科技大学学报 2011年 图如图l所示。 发送蝴预加重 西米双绞缱接收端均衡嚣 图1硬件平台框图 后将LVDS信号送至驱动器芯片clc001以增强信号的驱动能力，最后通过5类双绞线传输到接收器端， 在此过程中芯片clc001可增强信号的驱动能力，使其能在较长电缆上无失真传输。 经由100m双绞线传送的信号会出现很强的衰减现象，在此clc012发挥了极其重要的作用。即使 所用的电缆较长，例如长达300m的优质同轴电缆(Beiden8281)或长达120m的5类非屏蔽式双绞线电 缆(这样的长度足以令所传送的200MHz信号出现40dB的衰减)，均衡器芯片都可自动为信号损耗提 供补偿，恢复其原有的强度[4】。 转化为单端CMOS信号。在图l中可看到一组差分的时钟信号通过双绞线从发送端送至接收端，这组 时钟是同步时钟，有了这组时钟，在接收端可以直接通过采样获得数据，避免了异步数据采集程序的设 计，使得verilog编程简