第五章处理器.pptVIP

第5章 处理器 5.1 处理器的外特性－－指令系统 5.2 CPU的组成和功能 5.3 指令的时序 5.4 控制器设计 习题 指令周期：CPU从内存取出一条指令并执行这条指令的时间总和。 CPU周期：又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。 时钟周期：通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。 2.非访内指令的指令周期 CLA是一条非访内指令，它需要两个CPU 周期，其中取指令阶段需要一个CPU周期，执行指令阶段需要一个CPU周期。 1)取指令阶段 (1)程序计数器PC的内容20被装入地址寄存器AR； (2)程序计数器内容加1，变为21，为取下一条指令做好准备； (3)地址寄存器的内容被放到地址总线上； (4)所选存储器单元20的内容经过数据总线，传送到数据缓冲寄存器DR； (5)缓冲寄存器的内容传送到指令寄存器IR； (6)指令寄存器中的操作码被译码或测试； (7)CPU识别出是指令CLA，至此，取指令阶段即告结束。 2)执行指令阶段 (1)操作控制器送一控制信号给算术逻辑运算单元ALU； (2)ALU响应该控制信号，将累加寄存器AC的内容全部清零，从而执行了CLA指令。 3.直接访内指令的指令周期　　　　　　　　　 ADD指令的指令周期由三个CPU周期组成，以ADD 30为例。 1)送操作数地址 第二个CPU周期主要完成送操作数地址。在此阶段，CPU的动作只有一个，那就是把指令寄存器中的地址码部分(30)装入地址寄存器，其中30为内存中存放操作数的地址。 2)两操作数相加 第三个CPU周期主要完成取操作数并执行加法操作中。在此阶段，CPU完成如下动作： (1)把地址寄存器中的操作数地址30发送到地址总线上。 (2)由存储器单元30中读出操作数(6)，并经过数据总线传送到缓冲寄存器。 (3)执行加操作：由数据缓冲寄存器来的操作数(6)可送往ALU 的一个输入端，已等候在累加器内的另一个操作数(因为CLA指令执行结束后累加器内容为零)送往ALU的另一输入端，于是ALU将两数相加，产生运算结果为0+6＝6。这个结果放回累加器，替换了累加器中原先的数0 。 4.间接访内指令的指令周期　　　　　 STA指令的指令周期由四个CPU周期组成。 1)取指令周期，第一个CPU周期。 2)送地址指示器，第二个CPU周期。 3)取操作数地址，第三个CPU周期。 4)执行指令阶段，第四个CPU周期。 5.程序控制指令的指令周期 5.3.2 指令时序的控制方式 指令中的每一个微操作都要由相应的时序信号激发。控制器最重要功能就是进行指令的时序控制。基本的控制方式有同步控制方式和异步控制方式两种。 同步控制方式的特点是，在任何情况下每一条指令的执行所需的CPU时序信号周期（T周期）是固定不变的。每个时序信号的结束标志着这个时序信号所代表的时间段中的操作已完成，可以开始后继的微操作。简单地说，这是一种“以时定序”的方法。 异步控制方式的特点是“以序定时”，也就是说，一个微操作是用其前一个微操作的结束信号启动的，而不是由统一的周期和节拍来控制。这样，每条指令、每个操作控制信号需要多少时间就占用多少时间，即每条指令的指令周期可由多处不等的机器周期数组成。异步控制方式一般用于各自具有不同的时序系统的设备。这时，各设备之间的信息交换采取应答方式，如CPU要从设备中读数据，则CPU发读信号，然后等待；设备把数据准备好后，就向CPU发“准备好”信号，CPU将数据读入。 也可以用异步和同步相结合的方式进行控制，将大部分操作安排在固定的机器周期，对某些难以确定的操作则以问答方式进行。 面对不同的指令有不同的指令周期，在同步控制方式中可采用下面的策略来确定指令周期。 1.集中控制方式 不管何种指令，都以最长的指令周期为标准分配相同的节拍数。这种时序电路简单，但将造成大量时间浪费。 2.分散的节拍控制 根据不同类型的指令所包含的微操作的种类、数目的不同，控制器在解释、执行时按实际所需，分配相应数目的节拍，使不同的指令占用不同的机器周期。这种方式可以有效提高运行速度，但将增加时序部件的复杂性。 3.集中/局部混合控制方式 根据绝大多数指令的需要，规定一个基本的节拍数作为各种指令共同要执行的周期，称为中央周期。对在中央周期内不能完成的少数指令，可根据需要采用插入节拍的方法，在时间上给予必要的延长。该延长节拍也称为局部周