数字时钟信号产生技术地研究.pdfVIP

四川大学学报(自然科学版) ofSichuan Science 2004年10月 Journal Edition) 第41卷增刊 University(Natural 数字时钟信号产生技术的研究 余 力，师奕兵 (电子科技大学自动化工程学院，成都610054) 摘要：本文在比较了三种数字时钟信号的产生原理和特性的基础上，结合一种实际应用，重点就直 述。 一 关键词：时钟发生 直接数字合成锁相环 1引言 时钟源(频率源)是雷达、通信、测试仪器等电子系统实现高性能指标的关键，很多现代电子设备和系 统功能的实现都直接依赖于所用的频率源的性能。当前高性能的频率源均通过频率合成技术来实现。目 前频率合成的主要方法有间接合成法、直接合成法和数字合成法三种。本文首先简述了数字时钟信号产 生的传统方法，然后重点阐述了使用直接数字合成的实现方法和一种基于直接数字合成的扩展方法。 2数字时钟信号产生的传统方法 传统的数字时钟信号的产生方法多为直接合成法或间接合成法。直接合成法主要是利用分频：倍频、 混频等信号处理方法产生所需要的信号。间接合成法又称锁相合成法，是采用锁相环技术产生输出信号 的。锁相环是一个实现相位自动锁定的控制系统，可分为模拟锁相环和数字锁相环，锁相环主要由鉴相器 图1所示。鉴相器通过比较VCO的输出信号和参考信号从而产生相位控制信号。相位控制信号通过低通 滤波器后直接控制压控振荡器的输出。当输出信号与参考信号相位一致时，锁相环输出信号锁定参考信 号，此时输出信号取得和参考信号一致的频率和相位。 图1锁相环原理图 PLL锁相环合成技术具有工作频率高、频带宽、普质量好的的优点，但是PLL是一种模拟闭环系统， 相位噪声较大，频率的建立时间较慢(ms级)，小数分频电路复杂等缺点。 在工程应用中，我们通常会需要一个可以连续调节的信号源。例如在一个步进电机控制系统中，步进 电机的转速范围是0．01转／秒到几十转／秒，转速绝对误差如．005转／秒。因此就需要信号源的频率能 52 四Jl{大学学报(自然科学版) 2004年·增刊 数字时钟信号产生方法，其实现电路复杂，难度较大；采用直接数字频率合成(DDS)技术，则可以较容易地 实现上述要求。 3数字时钟信号产生的DDS技术 DDS(Direct DigitalFrequency 一种新的频率合成技术，也就是把一系列数字量形式的信号通过DAC转换成模拟量形式的信号的合成 技术。DDS产品是一种可代替锁相环的快速频率合成器件。DDS是产生高精度、快速变换频率、输出波形 失真小的优先选用技术。DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理， 通过高速D／A变换器产生所需的数字波形(通常是正弦波形)，这个数字波经过一个模拟滤波器后，得到 最终的模拟信号波形。目前使用最广泛的一种DDS方式是利用高速存储器作查寻表，然后通过高速DAC 产生已经用数字形式存人的波形。它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集 成化等一系列性能指标方面已远远超过了传统频率合成技术。当累加器的N很大时，最低输出频率可达 器，数模转换器和低通滤波器四大部分组成，原理组成框图如下图2所示。以前DDS价格昂贵、功耗大、 DAC器件转换速率不高，应用受到限制，因此只用于高端设备和军事上。随着数字技术和半导体工业的发 代电子器件、通信技术、医学成像、无线、PCS／PCN系统、雷达、卫星通信中得到广泛应用。 图2DDS直接频率合成器原理图 DDS的核心是相位累加器，它由一个N位的相位寄存器和加法器组成，时钟脉冲每发送一次，相位寄 存器的数值将以步长M增加，相位寄存器的输出与相位控制字相加，然后输入到高速存储器中进行查表， 查询表中包含一个