《Verilog数字系统设计》第8次实验报告.docVIP

《Verilog数字系统设计》第8次实验报告 实验内容 时序逻辑实验1 姓名 学号 班级 按要求完成以下步骤： 编程实现10进制计数器，具有异步复位功能，十位和个位用8421BCD码表示，各端口定义如下图所示： 仔细考虑端口定义中每个端口的含义； 要求完成程序编辑、编译、时序仿真； 实验提交Verilog设计文件（.v文件）、仿真波形截图以及对于第3个步骤所提出问题的回答，文件打包，压缩包以自己的学号+姓名命名； 一人提交一份作业文档，邮件方式提交，提交格式参见cs2.swfu.edu.cn/~ypy下的“上交作业.doc”(注意实验次数)。