第一章 可编程逻辑器件简介2-review.pptVIP

第1章 可编程逻辑器件简介 回顾 1.3基于乘积项的CPLD结构 编程元件 CPLD与FPGA比较 选择器件 * FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device MAX7000 可分为五块结构：逻辑阵列块，宏单元（Marocell)，扩展乘积项，可编程连线（PIA)和I/O控制块 PRN CLRN ENA 逻辑阵列 全局 清零 共享 逻辑 扩展项 清零 时钟 清零选择 寄存器旁路 并行 扩展项 通往 I/O 模块 通往 PIA 乘积项选择矩阵 来自 I/O引脚 全局 时钟 Q D EN 来自 PIA的 36个信号 快速输入选择 2 MAX7000系列的单个宏单元结构 (2) 宏单元 3.4 FPGA结构与工作原理 查找表 FPGA查找表单元内部结构 FPGA查找表单元： (1) 逻辑单元LE LE(LC)结构图 数据1 Lab 控制 3 LE 输出 进位链 级联链 查找表 (LUT) 清零和 预置逻辑 时钟选择 进位输入 级联输入 进位输出 级联输出 Lab 控制 1 CLRN D Q 数据2 数据3 数据4 Lab 控制 2 Lab 控制 4 (1) 逻辑单元LE 两种不同的级联方式 “与”级联链 “或”级联链 LUT LUT IN [3..0] IN [4..7] LUT IN [(4n-1)..4(n-1)] LUT LUT IN [3..0] IN [4..7] LUT IN [(4n-1)..4(n-1)] LE1 LE2 LEn LE1 LE2 LEn 0.6 ns 2.4 ns 16位地址译码速度可达 2.4 + 0.6x3=4.2 ns SRAM决定了FPGA掉电失数据，要动态配置 SRAM也促成了其高密度的实现 . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC FLEX 10K系列FPGA结构图 . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC EAB EAB 嵌入式 阵列块 EAB的大小灵活可变 通过组合EAB 可以构成更大的模块 不需要额外的逻辑单元，不引入延迟， EAB 可配置为深度达2048的存储器 EAB 的字长是可配置的 256x8 512x4 1024x2 2048x1 256x8 256x8 512x4 512x4 256x16 512x8 低/门 高/门 功耗 路径选择 纵横条 互连 中等到高 低到中等 密度 取决于应用 快，可预测 速度 类似门阵列 类似PAL 结构 FPGA CPLD 主要特性 密度和I/O：（逻辑密度和I/O）。 性能： 确定满足您的系统时序要求所需要的器件速度级别。 电压和功耗： 不同的系列具有不同的电压（电源和I/O）和功耗要求（静态和动态）。 封装： 多种封装形式从较便宜的QFP（四角扁平封装）到极小的封装，以及大I/O数量的BGA（球栅阵列）封装。