抽取内差器的实时处理结构及FPGA实现.pdfVIP

抽取内差器的实时处理结构及其FPGA实现 焉德广，庞福文 (大连海事大学信息工程学院) 摘要：(本文介绍了在软件无线电中，非常重要的抽取内插器的原理及其实时处理结构即 多相滤波结构，并用FPGA实现0 关键词：抽取嚣；内插器；FPGA 0引 言 软件无线电所基于的最基本的理论是带通采样定理，而且在前置窄带滤波器的配舍下， 采用几个有限的采样频率(其中包括—个主采样频率和取决于工作频率范围以及主采样频率 的若干个“盲区”采样频率)就能实现对整个工作频带内的射频信号进行直接采样数字化， 然后通过软件或信号处理算法完成对各种类型或各种调制样式信号的解调、处理功能。带通 采样定理的应用大大降低了所需的射频采样速率，为后面的实时处理奠定了基础。但是从对 软件无线电的要求来看，带通采样的带宽应该越宽越好，这样对不同的信号会有更好的适应 性，而且采样速率越高，在相同的工作频率范围内所需的“盲区”采样频率数量就越少，有 利于简化系统设计。另外，当对—个频率很高的射频信号采样时，如果采样频率太低，对提 高采样量化的信噪比是不利的。因此，在可能的情况下，带通采样速率应该尽可能地选得高 一些，使瞬时采样带宽尽可能地宽。 随着采样速率的提高带来的另外的—个问题就是采样后的数据流速率很高，导致后续的 信号处理速度跟不上，特别是对有些同步解调算法，其计算量大，如果数据吞吐率太高是很 难满足实时性要求的，很有必要对A／D后的数据进行降速处理，那么是否有可能降速呢? 回答是肯定的。因为—个实际的无线电通信信号带宽一般为几十千赫兹到几百千赫兹，实际 对单信号采样时所需的采样速率是不高的，所以对这种窄带信号的采样数据速率流进行降速 处理或者叫二次采样是完全可能的。多速率信号处理技术为这种降速处理的实现提供了理论 依据。 FPGA是一种高密度的可编程逻辑器件．它的集成密度和性能提高很快，其集成密度最高 MHz。由于FPGA器件集成度高、方便易用、开发和 达500万门，片以上，系统性能可达200 上市周期短，在数字设计和电子生产中得到迅速普及和应用。使用FPGA器件实现软件无线 电具有相当的优势。 l抽取器原理 如果在A／D转换之后，可以在一个非常窄的频带(通常是低通或带通)中找到有用的 151 信号，那样就可以合理地利用低通或带通滤波器进行滤波，从而降低采样速率。向下采样前 的窄带滤波器通常称之为抽取器。所谓整数倍抽取是指把原始采样数列工铆)每隔(D—i价数 据取—个，以形成新序列b(m)，即： 石D(m)=x(mD) 式中，D为正整数，抽取过程如图1所示。如果m)序列的采样率为正，则其无模糊带宽为 五m当以D倍抽取率对球；进行抽取后得到的抽取序列b(m)之取样率为。￡国，其无模糊带 宽Ygfg(2D)，当m)含有大于似2D)的频率分量时，％(m)就必然产生频率混叠，导致z。(m) 中无法恢复dn)中小于fs／(2D)的频率分量信号。 圈1抽取过程 圈2内插过程 抽取序列的频谱(离散傅立叶变换)xD(e扣)为抽取前原始序列的频谱x(e细)经频移 和D倍扩展宽后的D个频谱的叠加和。可见，抽取后的频谱XD(e抽)产生了严重的混叠，使 得从xD(e扣)中已无法恢复出x(e扣)中所感兴趣的信号频谱分量。但是如果首先用一数字滤 波器(滤波带宽为，『，D)对x(e加)进行滤波，使x(e弦)中只含有小于丌，D的频谱量(对 应的模拟频率为丢正)，再进行D倍抽取，则抽取后的频谱就不会发生混叠。这样x。(e扣) 中的频谱成分与x(e徊)中的频谱成分是一对应的，或者说xD(e拍)可以准确表示x(e扣)， 进一步可以说x。(e扣)可以准确地表示x(e徊)中小于吾丘的频谱分量信号。因此这时对 x。(eJ。)进行处理等同于对x(e扣)的处理，但前者的数据流只有后者的I／D，大大降低了对 后处理(解调分析等)速率的要求。 TS2 通过上述可以得出—个完整的D倍抽取器，如图3所示，图中日口(eJ…)为其带宽小于 疗／D的低通滤波器。但有一点需要指出，即当原始信号的频谱分量x(e，m)本身就小于石／