基于计算机并行口的JTAG控制器设计.pdfVIP

维普资讯 第 24卷 第 6期 核电子学与探测技术 Vo1．24 No．6 2004年 11月 NuclearElectronics＆DetectionTechnology Nov． 2004 基于计算机并行 口的JTAG控制器设计 赵 龙，安 琪，刘树彬，王砚方 (中国科学技术大学近代物理系，安徽合肥 230027) 摘要 ：JTAG定义的边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法 ，JTAG规范 广泛用于芯片内部数据寄存器的配置，可编程芯片的程序下载等。介绍了一种简单有效的JTAG控制器 设计方法 。 关键词 ：边界扫描 ；JTAG规范 ；TAP；HPTDC 中图分类号： TP273．4 文献标识码 ： A 文章编号： 0258—0934(2004)06—0685—04 BESⅢTOF电子学准备使用精度极高、功 O 引言 能完备的HPTDC(高性能TDC)作为时间测量 1990年 IEEE组织 和 JTAG (JointTest 的核心芯片。芯片内通过内部设置大量 JTAG ActionGroup)L1共 同推 出 IEEE1149．1边界 数据寄存器完成其工作模式的设定以及 DLL 扫描标准 。定义了一种标准的边界扫描结构及 和 RC校准，使芯片处于最佳工作状态 。然而处 其测试接 口，通过在芯片管脚和芯片内部逻辑 于最佳工作状态的HPTDC芯片都有各 自不同 电路之 间增加边界扫描单元 ，实现对芯片管脚 的DLL和 RC校准及工作模式，因此在使用 状态的串行设定和读出 (可不影响系统正常运 HPTDC做 TOF时间测量前，需要对每一片 行)，从而提供电路各个级别 的标准测试框架。 HPTDC分别进行测试，确定其各项参数和 内 JTAG 的发展大大提高了集成电路的可测试性 部寄存器的最佳配置；同样，在 TOF电子学系 设计 ，缩减了电路设计 的测试时间和测试成本 ， 统开始工作前，也必须先按照已经测试好的参 得到了广泛的推广应用。 数对各HPTDC芯片的JTAG数据寄存器分别 JTAG规范不仅提供了一个标准的边界扫 进行配置 。 描测试机制，而且可 以方便地完成芯片内部数 对 HPTDC的配置完全基于JTAG规范 ， 据寄存器的配置。由于JTAG规范允许芯片定 为此设计 了基于计算机并行 口的简单有效的 义大量不同功能的数据寄存器，这使得利用 JTAG控制器。 JTAG完成芯片的各种配置成为一种很好的手 1 JTAG 电路结构和 HPTDC数据寄存 段，目前大量可编程芯片(如FPGA、CPLD)的 器 程序下载基本上是基于这种方法 。 JTAG 电路结构如图1所示，主要有TAP 收稿 日期 ：2003—08—15 (TestAccessPort)、指令寄存器 (包括指令译 作者简介：赵龙 (1978一)，男 (苗族)，湖南人，中国科 码器)、数据寄存器 。 学技术大学近代物理系硕士生．从事核电子学与高 TAP控制器是边界扫描测试的核心控制 速数字系统设计的研究 ；安琪 (1955)，男，河南人 ，中 器 ，有4个必须控制信号和一个可选控制信号： 国科学技术大学近代物理系教授 ，博导，从事核电子 TCK(TestClockInput)：边界扫描时钟信 学、高速数据采集和数字信号处理等方面的研究。