基于模型检查的VHDL到FSM的转换.pdfVIP

第29卷 第22期 计算机工程与设计 2008年 11月 VO1．29 NO．22 ComputerEngineeringandDesign NOV．2008 基于模型检查的VHDL到FSM的转换 苏继强， 沈云付 (上海大学计算机工程与科学学院，上海 200072) 摘 要：随着计算机软硬件系统规模的日益复杂，如何保证系统的正确和可靠，逐渐成为当前理论界和产业界共同关心的 重要 问题。为此提出的诸多理论和方法中，模型检查以其简洁明了和 自动化程度 高而引人注 目。提出了一个针对时序电路 VHDL设计的模型检查的解决方案。讨论 了该方案的系统结构，将VHDL设计转化为有限状态机模型的算法，以及针对同步 时序 电路设计的模型化简，可有效减少FSM 的状态空间，继而可以采用符号模型检查算法对需要检查的性质进行验证。 关键词：模型检查；形式验证；有限状态机；硬件描述语言；同步时序 电路 中图法分类号：TP301．2 文献标识码：A 文章编号：1