第8章80C51单片机的系统扩展(旧).pptVIP

第8章 80C51单片机的系统扩展 系统扩展结构如图 8.1 总线的扩展 扩展总线 8.1.2构造系统总线 MCS-51由于受引脚数目的限制，数据线和低8位地址 线复用。 为了将它们分离出来，需要外加地址锁存器，从而 构成与一般CPU相类似的片外三总线 系统总线 8.2 读写控制、地址空间分配和外部地址锁存器 8.2.1、存储器扩展的读写控制 RAM芯片：读写控制引脚，记为OE和WE ，与MCS-51 的RD和WR相连。 EPROM芯片：只能读出，故只有读出引脚，记为OE ， 该引脚与MCS-51的PSEN相连。 8.2.2存储器地址空间分配 MCS-51发出的地址是用来选择某个存储器单元进行读写， 要完成这种功能，必须进行两种选择： “片选”和 “单元选择”。 存储器空间分配除考虑地址线连接外，还讨论各存储器芯片在整个存储空间中所占据的地址范围，常用的存储器地址分配的方法有两种：线性选择法（简称线选法）和地址译码法（简称译码法） 1. 线选法 直接利用系统的高位地址线作为存储器芯片（或I/O接口芯片）的片选信号。 优点：电路简单，不需要地址译码器硬件，体积小， 成本低。 缺点：可寻址的器件数目受到限制，地址空间不连 续，地址不唯一。 例 某一系统，需要外扩8KB的EPROM（2片2732），4KB的RAM（2片6116），这些芯片与MCS-51单片机地址分配有关的地址线连线，电路如下图 2. 译码法 最常用的译码器芯片：74LS138（3-8译码器）74LS139（双2-4译码器）74LS154（4-16译码器）。可根据设计任务的要求，产生片选信号。 全译码：全部高位地址线都参加译码； 部分译码：仅部分高位地址线参加译码。 (1)74LS138（3～8译码器） 引脚如图8-5，译码功能如表8-1（P167）所示。当译码器的输入为某一个固定编码时，其输出只有某一个固定的引脚输出为低电平，其余的为高电平。 ( 2) 74LS139（双2-4译码器） 引脚如下图。真值表如表8-2（P168）所示。 8.3 外部存储器的扩展 8.3.1程序存储器EPROM的扩展 采用只读存储器，非易失性。 （1）掩膜ROM 在制造过程中编程。成本较高，因此只适合于大批量生产。 （2）可编程ROM（PROM） 用独立的编程器写入。但PROM只能写入一次，且不能再修改. （3）EPROM 电信号编程，紫外线擦除的只读存储器芯片。 （4）E2PROM（ EEPROM） 电信号编程，电信号擦除的ROM芯片。读写操作与RAM几乎没有什么差别，只是写入的速度慢一些。但断电后能够保存信息。 （5）Flash ROM 又称闪烁存储器，简称闪存。大有取代E2PROM的趋势 片外ROM操作时序 ROM芯片及其扩展方法 扩展程序存储器时，应尽量用大容量的芯片。 1.常用的EPROM芯片 参数见表8-4（P123）。引脚如下图。 引脚功能如下： A0～A15：地址线引脚。数目决定存储容量来定，用 来进行单元选择。 D7～D0：数据线引脚 CE：片选输入端 OE ：输出允许控制端 PGM：编程时，加编程脉冲的输入端 Vpp：编程时，编程电压（+12V或+25V）输入端 Vcc：+5V，芯片的工作电压。 GND：数字地。 RAM扩展原理 数据存储器扩展方法 7.4 LCD接口及其扩展 HD44780 由字符发生器CGROM、自定义字符发生器CGRAM和显示缓冲区DDRAM组成。 CGROM存储了不同的点阵字符图形（表7.9 ），每一个字符都有一个固定的代码。 CGRAM可定义8个字形 系统总线扩展 8.1 读写 、地址空间分配和地址锁存器 8.2 存储器的扩展外部存储器的扩展 8.3 I/O接口部件的扩展 8.4 8.1.1 总线的扩展 数据总线，P0口 地址总线，高8位P2口、低8位P0口 控制总线，RD、WR、EA、ALE、PSEN 三组总线： 1.地址总线（Adress Bus,简写AB） 2.数据总线(Data Bus，简写DB) 3.控制总线（Control Bus，简写CB） 系统扩展的首要问题: 构造系统总线，然后再往系统总线上“挂”存储器芯片或I/O接口芯片，“挂”存储器芯片就是存储器扩展，“挂”I/O接口芯片就是I/O扩展。 1.以P0口作为低8位地址/数据总线。 2．以P2口的口线作高位地址线。 3.控制信号线。 *使用ALE信号作为低8位地址的锁存控制信号。 *以PSEN信号作为扩展程序存储器的读选通信号。 *以EA信号作为内外程序存储器的选择控制信号。 *由R