利用NiosⅡ自定义指令实现焊缝位置快速提取设计.pdfVIP

利用NiosⅡ自定义指令实现焊缝位置快速提取设计.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Mo dern Welding 现代焊接 MO DE RN WE L DING T E CHNO LO GY 利 用Nios Ⅱ 自定 义 指 令 实 现 焊 缝 位 置 快 速 提 取 设 计 Design of rapid extraction of weld position is realized with NIOS Ⅱself-defined command 沈阳大学机械工程学院 董慧君 张文明 [摘要] 在焊缝 自动跟踪系统中,为了有效可靠地对焊缝进行跟踪,必须对焊缝图像进行滤波预处理,从而提高 图像信号的信噪比。本课题采用了一种利用硬件实现的中值滤波算法,利用软核的设计方法,采用N io sⅡ处理器的定 制指令,把强实时软件算法或费时的软件计算作为定制指令,加入到N iosⅡ处理器中进行指令集中,并且在QuartusⅡ的 集成开发环境下编写H DL代码,进行综合;利用Qu artusⅡ内部的仿真器对设计做脉冲响应仿真和验证 。结论是满足 了实时图像预处理时对速度的高要求。本课题的创新点在于N iosⅡ应用于焊缝位置提取设计。 [关键词] 实时性;焊缝位置;N iosⅡ;自定义指令 引 言 针对图像预处理阶段运算结构比较简 1.5 可配置外设:60多个外设,提供 焊接过程 中获取的图像有别于其 单的特点,用硬件实现无疑是理想的 种类繁多的配置选择,包括US 、存 他在自然光下得到的图像 。因为焊接 选择,这样同时兼顾了速度和灵活性。 储控制器等。 过程总是伴随有声、光、电、热、磁 及烟尘杂物等,这就决定了焊接过程 1 Nio s Ⅱ软核处理器 2 Ve rilogHDL语言 中焊缝图像的特殊性。所获得的图像 Nios Ⅱ系列嵌入式处理器是一款 本系统采用硬件 描述语言H DL 因为存在许多噪声和传输过程 中的畸 通用的RISC架构的CPU ,它定位于广 (Hardware Des- cription Lan- guage)是 泛的嵌入式应用。Alter a公 司使用领 一种用形式化方法来描述数字 电路和 变,我们无法直接获取有用的焊缝位 置信息,所 以必须对采集的数字图像 先的设计 软件 ——Quartus Ⅱ及SOPC 系统的语言。目前,以硬件描述语言 进行滤波预处理,以达到抑制背景噪 uilder工具,将NiosⅡ处理器嵌入到 和逻辑综合为基础的自顶 向下的电路 声,增加 目标强度,从而提高图像信 系统中。 设计方法得到迅猛发展,HDL显示出 噪比的 目的,为后续工作打下 良好的 Nios Ⅱ系列嵌入式处理器有如下 了巨大的优势,在大规模数字系统的 基础。 特点: 设计中,它将逐步取代传统的逻辑状 实时图像处理器中,信号预处理 1. 1 CPU结构:32位RISC指令集 (32 态表和逻辑 电路图等硬件描述方法, 包括对 图像的各种滤波、直方图统计 位数据线宽度,32个通用寄存器,32 而成为主要的硬件描述工具。Verilog 及均衡、图像增强、灰度变换等,它 个外部中断源,2G 寻址空间)。 HDL是工业和学术界的硬件设计者所 们共同的特点是处理数据量大,如果 1.2 片 内调试:基于JTAG边界扫描 使用的两种主要的HDL之一,另一种 用一般的软件来实现势必会 比较慢。 测试的调试逻辑,支持硬件断点、数 是VH DL 。现在它们都已成为IEE E标 据触发 以及片外和片 内的调试跟踪。 准。两者各有特点,但VerilogHDL拥有 而对于一些实时性要求 比较高的系统

文档评论(0)

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档