一种对工艺不敏感的自校正带隙基准技术.pdfVIP

2013年全国博士生学术论坛一电子薄膜与集成器件 一种对工艺不敏感的自校正带隙基准技术 吴克军”’金兴杰D韩军明D李亮D朱马D宁宁D (电子科技大学，微电子与固体电子学院，成都610054) 摘要：本文提出一种对工艺不敏感的自校正带隙基准技术，自校正技术提高了带隙基准的初始精度。由于工 艺的变化，各元器件失配所造成的失调电压，被一个6位的寄存器修调阵列平均化，修调所需的码由电路自身产 生。通过自校正，该带隙基准的3 IP6MCMOS工艺。 采用标准的65nm 关键词：带隙基准，自校正，修调阵列，元器件失配 电话 1 引言 带隙基准在许多系统中被广泛采用，如数据转换器、锁相环、电源管理电路等。带隙基准电路的初 始精度对于元器件的失配非常敏感，可以采用修调技术来获得一个精确的输出电压。然而，随机的元器 件失配是不可预测的，因此每个基准必须单独进行修调。在不采用修调技术的情况下，为了提高3o精度， 人们提出了斩波技术。采用斩波技术，在时钟信号的控制下，匹配要求比较高的元器件交换它们的相对 位置，使失调电压被调制到高频段，然后再采用一个低通滤波器来获得一个没有失调电压的精确的直流 输出电压。在采用这种技术时，一个严重的问题是输出节点上的纹波是我们不愿意接受的，并且时钟也 会引入额外的噪声． 本文提出一种采用自校正技术的带隙基准。由于元器件失配所造成的失调电压被一个6位的修调阵 列所平均化。修调所需要的控制码由电路本身产生，并且完成校正之后，不再需要时钟电路． 2校正原理 本文所提出的自校正带隙基准的框架图如图1所示。自校正带隙基准包含一个振荡器、控制电路、 一个带有修调阵列的基准核心模块、两个开关电容、一个带有失调存储的比较器和一个逐次逼近的寄存 器。 图1自校正带隙基准框架图 基准核心模块电路如图2所示，一个6位的电阻修调阵列用来调节电阻RT的值，RT的设计细节放 在了第三部分。输出的参考电压可以表示为 ‰=半(¨2¨讣％z 122 2013年全国博士生学术论坛一电子薄膜与集成器件 调节电阻比率能够产生一个具有零温度系数的参考电压。 图2带隙基准核心模块电路 值也为0。初始时，开关Sl和S2关断，S3和S4开启，比较器工作在输出失调存储状态． 模块在此状态下的输出电压V2被存储在电容C2上。由于器件的失配，V】和V2是不同的。根据比较器 的输出，控制电路将会强制基准模块维持在较低输出状态，连接存储了较小电压的开关(SI或S2)保持 开启状态，另外的开关保持关断． 图3自校正原理的流程图 123 2013年全国博士生学术论坛一电子薄膜与集成器件 然后，在逐次逼近寄存器和6位的修调码的控制下，电阻研的阻值开始增加，直到比较器的两个输 入电压逐次逼近对方。然后，修调码被除以2，带隙基准最终输出电压为V1和V2的平均值。因此，由 元件失配所造成的失调电压也被平均化了，与此同时，SAR产生一个终止信号CTR5来让振荡器停止。 在自校正完成之后，带隙基准模块进入正常工作状态，不再需要时钟信号。图4为V2大于V1时的时序 图。 CLK几几几几几几几几几厂一 CTRl厂] 。。。一。。。。。。。。。●_________________________________■_■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■●●_●●●■■■■■●■■■■●■■■■■■一 CTR2 几厂—————————————————一 CTm 厂] CTR4 厂] C