0.18μm CMOS高集成度可编程分频器的设计.pdfVIP

下载本文档

21
0
约1.86万字
约 6页
2015-08-31 发布于湖北
举报
版权申诉

0.18μm CMOS高集成度可编程分频器的设计.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

0.18μm CMOS高集成度可编程分频器的设计.pdf

第34卷第3期南京邮电大学学报( 自然科学版) V01．34No．3 of ofPostsand Jun．2014 2014年6月 Journal Telecommunications(NaturalScience) NanjingUniversity 0．18 成度可编程分频器的设计 CMOS高集 tan 郑立博1，张长春1，郭宇锋1，方玉明1，刘蕾蕾1’2 ，1．南京邮电大学电子科学与工程学院，江苏南京210023、＼2．东南大学毫米波国家重点实验室，江苏南京210096／摘要：采用标准0．18“mCMOS工艺，提出了一种高集成度可编程分频器。该电路所采用技术的新颖之处在于：基于基本分频单元的特殊结构，对除2／除3单元级联式可编程分频器的关键模块进行改进，将普通的CML型锁存器集成为包含与门的锁存器，从而大大提高了电路的集成度，有效地降低了电路功耗，提升了整体电路速度，并使版图更紧凑。仿真结果表明，在1．8V电压、输入频率Fi。=lGHz的情况下，可实现任意整数且步长为1的分频 dBc／Hz@1 mW。比，相位噪声为一173．1 MHz，电路功耗仅为9 关键词：可编程分频器；除2／除3分频单元；电流模逻辑；相位噪声中图分类号：TN453 文献标志码：A 文章编号：1673—5439(2014)03-0075-05 of0．18 CMOS Design prn HighlyIntegrated Divider ProgrammableFrequency ZHENG Li-b01，ZHANG Yu-fen91， Chang．chunl，GUO FANG Lei．1eil’2 Yu．min91．LIU ofElectronicsScienceand ofPostsand University Telecommunications，Nanjing ，1．Cortege Engineering，Nanjing 210023，China、 ofMillimeter ＼2．State Waves，Southeast 210096，China ， KeyLaboratory University，Nanjing divideris tothestandardized0．18 Abstract：Aintegrated designedaccording Ixm highly programmable CMOS onthe structureofdivider the moduleofthedivi— technology．Basedspecial 2／3，weimprovekey the CMLD—latchtoth