利用智原科技A320+SoC平台开发2D图像加速器.pdfVIP

利用智原科技A320 SoC 平台开发2D 图像加速器 智原科技(上海)有限公司,技术支持部 陈宏铭 陈小莹 陈彦溱 我们观察市面上的机顶盒，中端GPS，手机或PMP，此类方案的多媒体主控芯片很多都要求 具有2D 图像显示功能，于是我们利用智原A320 SoC 平台开发2D 图像加速器，可以用来加 速此类芯片所要求的2D 图形显示效果。本文会先就2D 图像加速器的设计原理做一个说明， 至于FPGA 验证时所需要的载体，也就是智原科技所提供给ASIC 客户开发 SoC 芯片使用的 A320 SoC 平台, 我们也会做一个说明。 全硬件2D 图形加速引擎包含完整的BitBLT 功能，影像混合调整(alpha-blending)、图形扩 大缩小与旋转功能。除此之外，更针对GPS 的特殊应用而设计了画线(line draw)，字型反 锯齿(text anti-aliasing)与渐层着色(Gradient fill)，而且可以针对每一个像素做处理。 2D 图像加速器包含了一个32 比特 BLT 引擎以及Line Draw 引擎用以提供针对许多视窗操 作所需要的硬件加速。微软视窗定义了像素(pixel)是最小可寻址的屏幕元素，而线(line) 跟图像都是由像素利用种种的变化组成的。像素是所有计算机图像的基本元素，它也是计算 机显示器上的一点亮光，用来展现出不同的颜色。2D 图像引擎设计用来减轻CPU 在图像处 理上过多的负担，以及在像素数据搬动和画线上头加速图形的处理，同时也加快了计算图形 时的逻辑操作以提升SoC 整体的性能。 2D 图像加速器的功能定义如下： · AHB 主/从 接口完全符合ARM AMBA 2.0 规范 ·在UMC 0.13 工艺且在内置FIFO 的条件下，AHB 总线速度高达200MHz 以上 ·在2D 图像加速器内核的同步时钟操作频率在83MHz ·实时显示支持最大图像分辨率高达 1024 x 768，其中分辨率是指像素在显示器上的行与 列的数目。 ·支持标准微软256 三元光栅操作码(ternary raster operation codes - ROPs) ·支持针对来源(source)/目的(destination)RGB 空间 alpha-blending(按照“Alpha”混 合向量的值来混合来源像素和目的像素)的图像覆盖，让 2D 对象产生透明感的技术，追求 透明光影效果 ·支持在BLTs 和Bresenham 画线的透明以及剪辑(Clip)的功能，Bresenham 画线算法通过 采用运行速度快的加减和移位运算来完成画线。 ·支持RGB-565, RGB-888, ARGB-1555, ARGB-8888 等格式如下图一 图一 RGB-565, RGB-888, ARGB-1555, ARGB-8888 等格式 2D 图像加速器的模块图如图二所示，加速器是基于一个AHB 主以及一个AHB 从接口的AHB 总线，未来在FPGA 开发板上用来与A320 上的AHB 连接器进行结接。我们就AHB 总线进行 一个粗略的带宽估算: 针对800X600 而且格式为ARGB-8888 (4 字节/像素)的图片: 800*600*2*30*3*(1/0.6)*4 = 144M *4 =576 (MB/秒) = 也就是说 SDRAM 时钟速度至少要到 144MHz. 这个速度要求建议 SDR SDRAM 控制器在 0.13um 或更先进工艺实现, 或者是DDR SDRAM 控制器在0.18um 或更先进工艺实现。 解释： “2” 是针对较大的BG 所增加的分辨率因数(通常用在画制背景图)。 “30” 代表30 帧/秒实时显示的要求。 “3” 意谓在正常的图形描绘2-读和1-写的时候。 “0.6” 是指总线效率因数, 考虑到 DRAM 反应时间(latency)和 AHB 总线仲裁器 (arbiter)所造成的延迟。 图二 2D 图像加速器的模块图 2D 图像加速器中会提供某些功能如ROPs, Line drawing, Tranpancy, Alpha blending 等 等以达到图形描绘 (Rendering)的目的, 模块的流水线示意图如图三所示。 图三 2D 图像加速器图形描绘的流水线示意图 数据块传送(BitBLT) 您可以把整个视频显示器看