基于VMM构建可重用验证平台.pdfVIP

2011年4月15日 现代电子技术 Apr．2011 Elect 第34卷第8期 Modernronics V01．34NO．8 Technique 基于VMM构建可重用验证平台 段承超，徐金甫 (信息工程大学电子技术学院。河南郑州450004) 合带约束的随机验证和覆盖率驱动的验证技术，构建可重用验证平台，完成对UART模块的验证。与直接测试方法相比，该 验证平台不仅能够有效提高验证效率，而且在模块级和系统级验证过程中，能够重用该验证平台或验证组件。 关键词：SystemVerilog；VMMt可重用；验证平台 中图分类号：TN919—34；TP311文献标识码：A 文章编号：1004—373X(2011)08—0127-03 ConstructionofReusableTest-benchwithVMM DUAN Cheng-chao。XUJin-fu (InstituteofElectronic Technology，InformationEngineeringUniversity，Zhengzhou450004，Chins) is toconstructtraditional difficulttoreuseit different Abstract：Itcomplex test—bench，and among a andreusabletest—bench theVMM basedon and therandom- layered byusing methodologySystemVeriloglanguageadopting constrainedand verification tO theverification with ofUART the coverage-driventechnologyaccomplish module．Comparing directedtest，the test—benchnot canmakeverification alsocanreusethe inthe proposed only efficiently，but components ofmodule verificationand verification． process system Keyworcls：SystemVerilog；VMM；reusable；test—bench 事务和事务处理器，具有代码模块的独立性、动态连接 0 引 言 性和易于维护性等特点。允许使用者进行代码复用。舍 随着SoC设计复杂度的持续增加，验证成为当前 去许多麻烦的设计验证细节。降低验证的复杂度。 SoC以及可重用lP模块设计中面临的最大挑战。虽然 有新的验证技术产生[1]，但是设计能力与验证能力之间 的差距仍然巨大。特别是在芯片开发过程中，通常集成 或VHDL)相比，更易于建立验证平台。利用基于面向 了不同厂商的多个IP模块。一方面需要将使用不同验 对象的类结