第九章 MOS逻辑功能部件.pptVIP

9.1 多路开关 多路开关也叫数据选择器，它可以在控制信号的作用下从多个数据通道中选送某一路到输出端。假定有M组数据，每组又有n位数，则对多路开关则对此数据进行选择的电路称作n位m选一多路开关。 多路开关可灵活地用于顺序数据选择、并串行数据转换，实现多通道数据传送，也可用来实现逻辑函数及数码比较、序列脉冲产生，还可用来构成主从触发器等等，是一种应用广泛的功能部件。 9.2 加法器和进位链 加法器是构成很多系统的重要部件。 9.2.1 组合逻辑加法器 设计加法器最简单方法是用逻辑门实现所需的各个主要的逻辑函数。 通过优化进位门，可以减小逐位进位的延时。 对组合逻辑加法器做如下优化： （1）把由进位输入信号C控制的MOS管放置在靠近输出端的地方，使得其他各输入信号能够先对门电路进行控制，以减小受C控制的MOS管的衬偏调制效应。 （2）在求“和”门中，栅极与CARRY相连的所有MOS管均采用最小的尺寸。以使CARRY信号的电容负裁最小。这个信号的连线也尽可能地短，并且少用扩散区作为连线。 9.2.2 传输门加法器 利用4个传输门、3个反相器和2个异或门，可以构成加法器。 这个加法器和组合逻辑加法器都需要24个MOS管，但是，它有SUM延时和CARRY延时相同的优点，并且SUM和CARRY信号是不反相的。 9.2.3 进位链 为了提高加法器的运算速度，必须减少进位信号的传输时间，可以采用提前进位的办法，将进位信号同时送到各位全加器的进位输入端，实现同时进位。 9.3 算术逻辑单元 算术逻辑单元(arithmetic logic units)简称ALU，它既能进行算术运算，又能进行逻辑运算，左／右移、加／减一、传送等，所以又称为多功能函数发生器。 9.3.1 以E/D NMOS反向器为主体的算术逻辑单元 1、加法操作 9.3.2 以传输门为主体的算术逻辑单元 采用传输门也可构成多功能发生器，这种电路仍然具有节省管子、结构简单的优点。 9.4 寄存器 寄存器是用以暂时存放信息的、有记忆功能的时序逻辑部件。在MOS电路中，多数寄存器是用静态或准静态D触发器构成的。 一个触发器可以存储一位二进制数码，所以存放n位二进制数码需要n个触发器。此外为实现数据的接收、清除等功能，寄存器中还应包含一定数量酌控制电路。 9.4.1 双港寄存器 数据通道一般采用双母结构（Bus A和Bus B），因此要求寄存器也是双港结构，可以与A，B母线相互传输数据。 9.4.2 移位寄存器 9.4.3 堆栈移位寄存器 堆钱是由一组移位寄存器所组成，具有后进先出(LIFO)的功能，是一种在数据管理中非常有用的存储器结构，可用于保存中断点的数据。 它有数据输入端、数据输出端、堆栈控制端和时钟端。 堆栈具有三种操作功能： （1）将母线上的数据不断推入寄存(即压入(PUSH))； （2）保存这些数据； （3）将所存数据按后进先出的顺序铂到母线上去(即弹出POP)。 9.4.4 动态移位寄存器 1、两相有比动态移位寄存器 在用传输门作级间耦合的动态有比反相器链中，若相邻两个传损门分别受两相互不重迭的时钟控制，则可构成两相有比动态移位寄存器。 一般按上式选取其中传输门的宽长比值。 在两相有比动态移位寄存器中，信息是存储在电容C1，C3和C5上的。因此，电路的速度主要取决于它们的充放电速度。为了使电路能够正常工作，时钟的频率必须满足一定的要求。显然，时钟的宽度应该大于反相器的充电时间。而为了避免两相时钟的重迭，时钟的宽度应略小于l／2时钟周期。 2、两相无比动态移位寄存器 * 多路开关真值表 一位四选一多路开关 D0，D1，D2，D3为四路数据，为了从四路数据中选择一路数据输出，至少需要两个选择控制变量(或地址)K0，K1 E/D NMOS多路开关之一 传输门多路开关（a）电路图；（b）版图 加法器真值表 传输门实现的加法器 第i级进位的Ci可以表示为： C i＝G i＋P i C i－1 G i＝A i· B i，是进位产生信号； Pi＝ A i· B i，是进位传输信号。 任何一位的进位输出都只直接和各位全加器的输入信号有关。也就是说．只要各位的输入信号一到，再经过一、两级门的延迟，就可以产生所有位的“和”输出及“进位”输出，并不需要等待进位信号逐级从低位门到高位．因而大大提高了加法器的 运算速度，能实现这种超前进位功能的电路叫做“提前进位链”。 这种超前进位电路的门的尺寸显然会增大到难以实现，因此超前进位的级数通常不超过4级。 2、减法操作 3、异或操作 4、与操作 5、或非操作 双港寄存器 堆栈的功能框图和电路示意图 后进先出堆栈的操作表 时钟频率的上限为： 若电容对信息保持时间为tH，时钟频率的下限为： 两相无比动态因为寄存器 高电平传输效率的改善 （a）加大迭交电