关于低功耗物理设计.pdf

摘要 在20世纪，Ic设计者主要关注速度、面积、成本、可靠性，其次才是功耗。 而进入21世纪，无线通讯产品和掌上电脑类便携产品需要有限的电池容量可以支 持尽可能长的待机时间，同时微处理器，图形处理芯片和网络芯片类产品出于封装 和散热等方面的考虑，设计者也更加重视功耗的管理和优化，低功耗已经成为与面 积和速度同等重要的设计目标，在特定领域，功耗指标甚至成为第一大要素。如何 降低芯片功耗已成为SoC设计的重大挑战之一。为了满足市场需求，芯片设计者不 得不寻求一套快速，可靠的设计流程以便在设计的各个阶段来降低系统功耗。 CMOS功耗可以分为三个部分：电平转换功耗，内部功耗和漏电功耗。在130 纳米工艺技术之前，动态功耗在芯片总功耗中主导地位，随着晶体管尺寸的降低， 漏电功耗的影响显著增加，在65纳米技术，漏电功耗已经占到芯片功耗的50％。 本文分别针对动态功耗和漏电功耗讲述了业界流行的大规模集成电路设计过程中采 用的功耗管理和优化方法：在降低漏电功耗方面，文章介绍了各种漏电功耗优化方 法的基本原理，包括阈值电压对漏电功耗的影响，多阈值电压器件的应用，对于输 入状态决定静态功耗的器件的逻辑等效输入管脚的重新分配，通过开关控制模块或 器件的供电(MTcMOS)的应用；在降低动态功耗方面，文章介绍了应用门控时钟的 设计方法，多供电电压的设计原理和方法以及基于多电压区域的电源网络的构建方 法。 对于每种功耗优化方法，本文描述了电子设计自动化软件面对的挑战，介绍了 Synopsys公司针对90纳米以下工艺在物理设计阶段相应的解决方案和应用 Compiler详细的应用指令和流程，并验证了它的有效性和可靠 JupiterXT以及IC 性，例如门控时钟树的综合和优化，基于多电压区域的电源网络的构建方法以及多 阈值电压器件应用面临的问题和解决方法。 关键词：电源网络的构建低功耗静态功耗动态功耗物理设计芯片设计 中图分类号：TN4 ABSTRACT Power is themost constraintin consumptionbecomingchallengingdesign nanometer andhandholdelectronic lifeandlow technologies．Wireless products battery requirelong theother and power，on hand，for leakage microprocessors，graphicnetworking products， havetofocusonthermal because and designers managementofpackagingissues， cooling to65nm toreduce is especially，whenprocesscoming technology．How power?It anotherfocuswhen to and becoming designerstryimproveproductperformance．More more haveto