可重构DSP结构的分析和设计.pdf

摘要 在以3(j无线通信、数字音视频、移动¨算等为代表的新‘代应用，以及 不断出现和更新的各种行业标准的驱动下，刈电子计算设备的速度、功耗、集 成度、成本以及灵活性等方面性能指标的需求急剧膨胀。在传统的以CPU为核 心的软件执行方式、ASIC的硬件执行方式抑或二者的组合的结构框架内，上述 各项指标之间的矛盾日显尖锐。一方面，越柬越多的应用对芯片速度提出的要 求过高而必须为此设计专门的芯片；另一方面，F1前通用CPU体系结构虽有所 改进但仍沿用冯．诺伊曼架构，处理速度的提升主要依靠工艺尺寸缩小和时钟频 率的提高，具体实现越发困难。目前集成度的提高己使得系统级芯片成为可能， 然而如此大规模的芯片也使设计变得更加复杂，设计周期延长，一次性投片费 用、测试与封装费用的指数级增长令人无法承受。同时电子产品的被要求上市 时间和生命周期都越来越短，进一步加大了产品设计的难度和风险。所有上述 矛盾追切需要一种同时具有高通用性和高处理速度的计算架构来调和。可重构 计算是一种非常符合上述需求的一种计算架构。 以FPGA为代表的最早达到实用化阶段的町重构器件是细颗粒度可重构 的，通用性非常强，处理速度也可以达到接近硬件的水平。但是具体应t【{j到某 先进技术领域，也显现出～定的缺点：如