母鸡下蛋叫声电路.docVIP

课程设计报告书 课程名称： 数字电子技术课程设计A(二) 题 目： 母鸡下蛋叫声电路 系 （院）： 电子工程学院 学 期： 2012-2013-2 专业班级： 姓 名： 学 号： 评语 成绩 签名： 日期： 母鸡下蛋叫声电路设计 1 摘要 母鸡下蛋叫声电路，由多谐振荡器、十进制计数器、译码器、与非门和时基电路组成。多谐振荡器产生Clock信号输送到十进制计数器中，然后再经过译码器的译码输出连接到时基电路中去。本电路设计可产生类似于母鸡下蛋后发出的叫声。 2 设计目的和要求 2.1 学习基本理论在实践中综合运用的初步经验，掌握数字电路设计的基本方法、 设计步骤，培养综合设计与调试能力。 2.2 培养实践技能，提高分析和解决实际问题的能力。 3 设计框图 单元电路设计 4.1多谐振荡器 4.1.1方案1： 多谐振荡器采用555芯片构成，电路的频率为1HZ，占空比为2/3。q=2/3=(R1+R2)/(R1+2R2) (公式4.1） T=(R1=+2R2)C1ln2 （公式4.2） 得R1R2=48K取电容C1为10uf，Disc端（7脚）接0.01uf的电容用于稳定THR（6脚）和TRI（2脚）的电压。 （图4.1.1） （图4.1.2） （图4.1.3） 4.1.2方案2： 通过调节电位器R1、R2调节频率，电阻参数计算根据公式1和公式2。由于电阻选用1M，电阻的实际值和理论值偏差较大，此方案存在缺陷。 （图4.1.4） （图4.1.5） （图4.1.6） 4.2 十进制计数译码器 十进制计数器采用CD4017芯片，具有10 个译码输出端，CP、CR、INH 输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。INH 为低电平时，计数器在时钟上升沿计数；反之，计数功能无效。CR 为高电平时，计数器清零。输入译码选通和无毛刺译码输出。防锁选通，保证了正确的计数顺序。译码输出一般为低电平，只有在对应时钟周期内保持高电平。在每10 个时钟输入周期CO信号完成一次进位。计数器的前三对交变输出经过三只二极管（1N4001）和电位器（150K）连接到7脚。第7和第9个输出接至由4001芯片组成的触发器，当第7个收到为高电平的脉冲信号时U5A的输出为高电平，一直维持到第9个输出端的高电平到达为止。 (图4.2.1） （图4.2.2） 4.3 用LM555CM构成的定时器电路 电路发出的的音频效率取决于DIS端口的电压。根据本电路的参数设定，其发出的声音为三点一划，划得高音比点的高音稍稍高一些，于是听起来叫声为“咯、咯、咯、嘎”的母鸡下蛋叫声，其长短节奏可以调整电位器R4、R5来实现，通过改变电容C3的值来得到准确的母鸡下蛋叫声。 （图4.3.1） 5 总电路图 （图5.1.1） (图5.1.2) 6 电路的特点和优缺点 本设计建立在在数字脉冲电路的学习基础上，电路的元器件等选取大部分为数字电路的元器件，但也存在差异，如：十进制计数器译码器CD4017和与非门CD4001。电路的在多谐振荡器和时基电路设计上采用电位器，在调节电路频率等方面较为方便；但是由于是采用基于555芯片的脉冲触发器，所以产生的脉冲在长时段内会存在误差。该课题相对新颖同时也是基于已有实际儿童玩具的基础上电路设计，具有一定的使用价值；但是可查阅的资料相对较少在电路的设计中存在一些的困难。 7 电路选用的元器件 器件名称 型