新数字电子技术基础 教学课件 赵莹CH6 CH6.3.pptVIP

时序逻辑电路 在线教务辅导网： 教材其余课件及动画素材请查阅在线教务辅导网 QQ:349134187 或者直接输入下面地址： 6.3 同步时序电路的设计 6.3.1 同步时序电路设计的步骤 时序逻辑 问题 逻辑 抽象 原始状态 图、状态表 状态 化简 电路方程式 （状态方程） 求驱动方程 输出方程 选定触发 器的类型 逻辑 电路图 检查能否 自启动 最简状态 图、状态表 6.3.2同步时序逻辑电路的设计举例 【例6-3】 试用下降沿触发的JK触发器设计一个同步8421BCD码十进制加法计数器。 解： （1）列出8421BCD码十进制加法计数器状态表 CP脉冲顺序 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 （2）列出状态方程，求出驱动方程 由卡诺图可以得出次态的状态方程为： 与JK触发器的特性方程对照，可以得出触发器的驱动方程为： （4）画出逻辑电路图 （5）检查自启动能力 当电路处于1010～1111六个无效状态时，代入到状态方程发现，经过若干个脉冲均可进入有效状态，状态图如图所示，该电路具有自启动能力。 1/1 解: 1.逻辑抽象，建立原始状态图 S0 — 原始状态(0) S1 — 输入1个1 S2 — 连续输入 2 个 1 S3 — 连续输入 3 或 3 个以上 1 S0 S1 S2 S3 X — 输入数据 Y — 输出入数据 0/0 1/0 0/0 1/0 0/0 0/0 1/1 2.状态化简 S0 S1 S2 0/0 1/0 0/0 1/0 0/0 1/1 0/0 0/0 【例6-4】试用D触发器设计一个串行数据检测电路，当连续输入3个或3个以上1时输出为1，否则为0。 3．状态分配 令S0=00，S1=01，S2=11，编码后的状态图如图所示，状态表如表所示。 状态图 状态表 A Y 0 0 0 0　 　 0　　0 0 0 1 0 0 0 0 1 0 × × × 0 1 1 0 0 0 1 0 0 ０ １ ０ 1 0 1 １ 1 0 1 1 0 × × × 1 1 1 1 1 1 根据表可得 的卡诺图： 根据卡诺图可得状态方程和输出方程为 4．确定触发器的驱动方程 5.画出逻辑图 6．检查所设计的电路是否具有自启动能力 当电路处于10无效状态时，代入到状态方程，可进入有效状态，如图所示，可见该电路具有自启动能力。 时序逻辑电路