新数字逻辑电路测试与设计 第2版 教学课件 李玲 第2章 集成门电路.pptVIP

2. 三态门的应用 （a）单向总线 （b）双向总线 图2-13 三态门组成的总线 【技能训练2-1】OC门7406逻辑功能和应用测试 任务要求：1、测试OC门电路7406逻辑功能及相关应用。 2、并用Multisim9.0或同类软件仿真验证。 OC门电路7406管脚图和内部结构图 1、测试逻辑功能，输入分别置0或1，测试输出电平及状态， 填写真值表，判断其逻辑功能。 2、将270?电阻断开，观察输出电平是否有变化，电路是否正常 。（OC门的输出应通过电阻上拉到电源上） 3、将Vcc换成10V或15V电源，观察输出电平是否有变化。 （是否可以实现电平转换） 7406逻辑功能测试演示 4、按图接线，测试结果填入真值表，判断其是否可以实现线与 功能。 7406线与功能演示 【技能训练2-2】三态门74LS125逻辑功能测试 任务要求：1、测试三态门电路74LS125逻辑功能。 2、并用Multisim9.0或同类软件仿真验证。 按照书上的步骤测试，使能端分别接高、低电平时， 输入端分别接高、低电平时进行测试。注意：高阻的测试方法。 三、 CMOS集成门电路 CMOS门电路 其他类型的CMOS门电路 CMOS非门电路结构 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成，通常称为互补型MOS逻辑电路，简称CMOS逻辑电路。 要求电源VDD大于两管开启电压绝对值之和，即VDD＞（VTN+|VTP|），且TN=|VTP|。 CMOS非门电路 (a) 电路图 (b) 简化电路 （1）当输入为低电平，即Vi=0V时，TN截止，TP导通，TN的截止电阻约为500MΩ，TP的导通电阻约为750Ω，所以输出VO≈VDD，即Vo为高电平。 1、CMOS门电路 CMOS非门电路 (a) 电路图 (b) 简化电路 （2）当输入为高电平，即Vi=VDD时，TN导通，TP截止，TN的导通电阻约为750Ω，TP的截止电阻约为500MΩ，所以输出Vo≈0V，即Vo为低电平。所以该电路实现了非逻辑。 通过以上分析可以看出，在CMOS非门电路中，无论电路处于何种状态，TN、TP中总有一个截止，所以它的静态功耗极低，有微功耗电路之称。 要求电源VDD大于两管开启电压绝对值之和，即VDD＞（VTN+|VTP|），且TN=|VTP|。 CMOS非门电路结构 CMOS与非门和CMOS或非门 CMOS与非门电路 CMOS或非门电路 TTL（74LS00）、CMOS电路电压传输特性比较 输入特性－CMOS电压传输特性 其他类型的CMOS门电路—— 传输门（Transmission Gate）和模拟开关电路 其他类型的CMOS门电路——OD门 CMOS中同样有一类与TTL电路中的OC门类似的门，即OD门（漏极开路门），它与OC门一样可以实现“线与”的功能，一般用于带动电流较大的负载，如继电器、发光二极管等 其他类型的CMOS门电路——三态门 CMOS三态门和TTL三态门的功能是一致的，但由于CMOS的特殊性，CMOS三态门电路结构相当简单，并有多种结构形式。图2-32所示电路是用CMOS模拟开关实现的三态门电路。 任务要求： 1．测试CMOS门电路、TTL门电路外部应用特性 2．按测试程序要求完成所有测试内容，并撰写测试任务书 【技能训练2-3】CMOS门电路、TTL门电路外部应用特性的测试 测试结果表明： 74HC00的逻辑功能为 ，同时输入端悬空意味着输入 （高/低）电平。并且输入端无论接100Ω的电阻还是10KΩ的电阻，输入端都为 （高/低）电平。 四、 TTL门电路与CMOS门电路接口 TTL电路使用规则 CMOS电路使用规则 TTL门电路与CMOS门电路接口 TTL电路使用规则 （1）电源 1） 典型电源电压为为VCC=+（5±5％）V（74系列）。 因为TTL电路存在尖峰电流，需要集成电路良好接地，井要求电源内阻要尽可能小，集成电路电源端要接10～100／μF左右电容，防止低顿干扰。此外，在多个芯片组成的电路中，每隔5～10个集成电路在电源和地之间要加—个0.01—0.1μF高颇电容，以防产生高领干扰。 2）数字逻辑电路和强电控制电路要打别接地，避免强电控制电路地线上