新数字逻辑电路测试与设计 第2版 教学课件 李玲 第4章 触发器与时序电路.pptVIP

* * * * * 图4- 58 用74390构成的24进制小时计数器的仿真图 第4章 触发器和时序电路 4.6.4 任意模数计数器的设计 【技能训练3-6】分别用集成计数器74160和74390构成数字钟中的秒或分电路计数器（60进制计数器） 任务要求： 1、分别用集成计数器74160和74390构成数字钟中的秒或分计数器。 2、用Multisim9.0或同类软件仿真验证。 测试电路：参见图4-57和4-58仿真电路图。 第4章 触发器和时序电路 4.6.4 任意模数计数器的设计 4.7移位寄存器 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。 用来存放二进制数据或代码的电路称为寄存器。 按功能可分为：数据寄存器和移位寄存器。 移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。 目前常用的集成移位寄存器种类很多，如74164、74165、74166均为八位单向移位寄存器，74195为4位单向移位寄存器，74194为4位双向移位寄存器，74198为八位双向移位寄存器。 第4章 触发器和时序电路 4.7.1 数据寄存器 图4-59 4位数据寄存器 第4章 触发器和时序电路 74LS373和74LS374管脚图 74LS373和74LS374真值表 第4章 触发器和时序电路 4.7.1 数据寄存器 表4-14 4位移位（右移）寄存器工作过程 CP DIN Q0 Q1 Q2 Q3（Qout） 0 1101（1） 0 0 0 0 1 X101（1） 1 0 0 0 2 XX01（0） 1 1 0 0 3 XXX1（1） 0 1 1 0 4 XXXX（1） 1 0 1 1 图3-61 4位移位（右移）寄存器 4位移位 （左移）寄存器 第4章 触发器和时序电路 4.7.2 移位寄存器 4.7.3 串行输入并行输出8位集成移位寄存器74164 1. 74164逻辑符号及逻辑功能 74164是串行输入并行输出8位集成移位寄存器，图4-63是它的管脚分布图和逻辑符号。该移位寄存器输入端有 直接清零端，低电平有效；CLOCK时钟输入端，上升沿有效；A与B两个相与非的串行数据输入端，其中一个可以作为控制端使用，若把B端作为控制端，则当B=0时，禁止数据输入；当B=1时，允许数据输入。Q0～Q7为8位并行数据输出端，Q7为最终端的输出，也可以从Q7得到串行数据的输出。 第4章 触发器和时序电路 (a)管脚分布 (b)逻辑符号 第4章 触发器和时序电路 4.7.3 串行输入并行输出8位集成移位寄存器741642．74164构成的1/16分频器00000001000001110011111111111111 Q7～Q0的输出状态： 4.7.3 串行输入并行输出8位集成移位寄存器74164 【演示】74164构成扭环型计数器（1/16分频器） 第4章 触发器和时序电路 4.7.4多功能4位并入并出（PIPO）集成移位寄存器74194 74194是应用较广的移位寄存器，它的功能比较全面: 1）数据并入并出; 2）数据左移; 3）数据右移; 4）数据保持。 （a）管脚分布 （b）逻辑符号 第4章 触发器和时序电路 INPUTS OUTPUTS MODE CLOCK SERIAL PARALLEL QA QB QC QD S1 S0 LEFT RIGHT A B C D L × × × × × × × × × L L L L H × × ↓ × × × × × × QAn QBn QCn QDn H H H ↑ × × a b c d a b c d H L H ↑ × H × × × × H QAn QBn QCn H L H ↑ × L × × × × L QAn QBn QCn H H L ↑ H × × × × × QBn QCn QDn H H H L ↑ L × × × × × QBn QCn QDn L H L L × × × × × × × QAn QBn QCn QDn 集成移位寄存器74194真值表 第4章 触发器和时序电路 4.7.4多功能4位并入并出（PIPO）集成移位寄存器74