全数字硬件化正交锁相环建模与分析.pdfVIP

2015年 8 月 电 工 技 术 学 报 V01．30 No．15 第30卷第15期 TRANSACTIONSOFCHINA ELECTROTECHNICALSOCIETY Aug． 2015 全数字硬件化正交锁相环建模与分析 刘亚静 范 瑜 (北京交通大学电气工程学院 北京 100044) 摘要 针对FPGA／ASIC的全定制特性带来的字长优化问题，提出一种基于FPGA／ASIC的全数字硬 件化正交锁相环字长建模方法。首先，利用稳定性判据和卷积分别建立系数和 内部变量的整数字长模 型；然后，依据系统灵敏度及 范数理论分别对系数和内部变量的小数字长建模，从而只需设定系数 准确度指标s和变量准确度指标 ，即可设计出满足要求的全数字硬件化正交锁相环，保证在消耗最少 资源的前提下，有效避免溢出错误和抑制有限字长效应；最后通过实验，验证 了所提模型的可靠性。 关键词：正交锁相环 全数字硬件化 字长模型 有限字长效应