三维叠层dram封装中硅通孔开路缺陷的模拟.pdfVIP

圈 j‘脚 惹 瑟 ————————元先进迓封装技术 维叠层 DRAM 封装中硅通孔 三 开路缺陷的模拟 LiJiang一，YuxiLiu，LianDuan，YuanXie，andQiangXu， r1．CUhkREliablecomputinglaboratory(cuER )DepartmentofComputerScienceEngineering， TheChineseUniversityofHongKong，Shatin，N．T．，HongKong： 2．DepartmentofComputerScience EngineeringPennsylvaniaStateUniversity，USA： 3．ShenzhenInstitutesofAdvancedTechnology，ChineseAcademyofScience) 摘 要 ：采用硅通孔 (TSV)技术的三维堆叠封装 ，是一种很有前途的解决方案，可提供微 处理器低 延迟 ．高带宽的DRAM 通道。然而，在 3DDRAM 电路中，大量的TSV互连结构，很容易产生开路缺 陷和耦合噪声．从而导致了新的测试挑战。通过大量的模拟研究，本文模拟了在三维DRAM 电路的 字线与位线中出现的TSV开路缺陷的故障行为，它作为有效测试和诊 断这种缺陷方法的第一步。 关键词 ：三维堆叠封装 ；硅通孔；开路缺陷；耦合噪声；测试方法；诊 断方法 中图分类号 ：TH132 文献标识码 ：A 文章编号 ：1004—4507(2011)01—0029-13 M odelingTSV Open Defectsin 3D-StackedDRAM LiJiang一，YuxiLiu，LianDuan，YuanXie，andQiangXu · (1．CUhkREliablecomputinglaboratory(CURE)DepartmentofComputerScience＆Engineering， TheChineseUniversityofHongKong，Shatin，N．T．，HongKong； 2．DepartmentofComputerScience＆ EngineeringPennsylvaniaStateUniversity USA； 3．ShenzhenInstitutesofAdvancedTechnology，ChineseAcademyofScience) Abstract：Three．dimensional (3D)stackingusingthroughsiliconvias (TSVs)isapromising solutiontoprovidelow—latency andhigh—bandwidthDAR M accessfrom microprocessors．Thelarge numberofTSVs implemented in 3D DAR M circuits，however，are prone to open defectsand couplingnoises，leading tonew testchallenges．Through extensive simulation studies，thispaper modelsthe faultybehaviorofTSV open defectsoccurred on thewordlinesand thebitlinesof3D DRAM circuits，which servesasthefirststep forefficientand effectivetestanddiagnosissolutions f0rsuch defects． Keywords：3D—stacking；TSV；opendefects；couplingnoises；testsolutions；diang osissolut