数字逻辑教学课件ppt作者王茜黄仁许光辰基础概念.ppt

不可兼或联结词定义 P Q T T F T F T F T T F F F 不可兼或运算在数字系统中称为逻辑异，也称为异或门，运算符号用“?”表示 逻辑异运算表 A E A⊕E 0 0 0 0 1 1 1 0 1 1 1 0 1.5 触发器基本概念与分类 利用电子电路来制作的记忆器件被称为触发器 反相器工作过程 能实现记忆功能的基础结构 有关触发器使用时的几个技术术语 1．触发器现态：针对触发器的一次状态翻转，触发器发生状态翻转前的状态，用Q表示。 2．触发器次态：针对触发器的一次状态翻转，触发器发生状态翻转后的状态，用Q(n+1)表示。 3．次态真值表：描述触发器次态与现态和输入的函数关系的真值表格式。 4．次态方程：用逻辑方程表现的形式。 5．次态卡诺图：利用卡诺图来表现现态、输入与次态之间关系的图示 1.5.1 触发器与时钟 为保证数字系统正常工作，针对这类需要统一发生状态转换的数字系统，在系统内部都增设了系统时钟信号，这样内部各个功能部件都在该时钟信号控制下，实现统一状态转换 1.5.2 基本RS触发器 基本RS触发器内部结构与符号 基本RS触发器工作时序图 基本RS触发器功能表 外部输入 现态 次态 R S Q（n） Q（n+1） 0 0 0 1 不能确定 0 1 0 1 0 1 0 0 1 1 1 1 0 1 保持不变 1.5.3 可控RS触发器 可控RS触发器内部结构与符号 可控RS触发器次态方程为： Q(n+1) = S + 可控RS触发器工作时序图 可控RS触发器功能表 外部输入 现态 次态 R S Q（n） Q（n+1） 0 0 0 1 保持不变 0 1 0 1 1 1 0 0 1 0 1 1 0 1 不能确定 可控RS触发器工作状态图 触发器空翻现象示意图 1.5.4 主从式JK触发器 简单JK触发器 简单JK触发器时序图 主从式JK触发器结构 主从式JK触发器CP阈值示意图 JK触发器符号 JK触发器功能表 外部输入 现态 次态 R S Q（n） Q（n+1） 0 0 0 1 保持不变 0 1 0 1 0 1 0 0 1 1 1 1 0 1 计数状态 JK触发器状态图 1.5.5 D型触发器 D型触发器内部结构与符号 D型触发器工作时序示意图 D型触发器功能表 D型触发器状态图 外部输入 现态 次态 D Q（n） Q（n+1） 0 0 1 0 1 0 1 1 D型触发器优点如下所示。 （1）D型触发器解决了触发器输入条件限制，因这种触发器只有一个数据输入端，所以不存在对触发器输入的条件限制。 （2）D型触发器工作简单，数据输入端是什么信号触发器将记忆什么信号。 D型触发器问题如下。 D型触发器仍然没有解决触发器空翻问题，因为将这种触发器与前面时钟控制RS触发器相比较，它的改进还只限于在输入端减少方面，而并没有在空翻问题上进行处理。 维持阻塞触发器结构示意图 维持阻塞D型触发器内部结构与符号 1.5.6 T型触发器 T型触发器符号 T型触发器功能表 外部输入 现态 次态 T Q（n） Q（n+1） 0 0 1 保留 1 0 1 计数 3位T型触发器八进制计数器示意图 3位T型计数器时序图 * 3．共集电极电路连接结构 1.3 逻辑门电路 作为数字系统应用，人们经常需要对其构成的数字系统施加一些外部条件，去控制脉冲信号能否通过这些数字系统，这种控制条件所需电路机制就是逻辑门，而门电路基本形式就是“与门”和“或门”两种。 1.3.1 DTL门电路 DTL逻辑门工作原理 DTL输出高电平示意图 无反向驱动电流示意图 1.3.2 TTL门电路 多发射极晶体管结构 一种基于多发射极晶体管所构成的简单TTL门电路结构 TTL输出为低电平示意图 产生反向基流的示意图 上升沿变化示意图 典型TTL集成电路 1.3.3 CML门电路 计算机运行速度在成千上万倍地提高，这就大大推动了逻辑电路必须向更高速方向发展，电流型逻辑（Current Mode Logic，CML）集成电路就是为适应这种发展而出现的一种高速逻辑电路。 几十年来，数字电路重要发展方向之一就是解决电路速度问题，限制数字电路运行速度症结点如下。 （1）三极管饱和问题。 （2）电容充放电问题。 （3）三极管内部频率特性。 对于CML结构电路来说，其工作特点是：第一，它工作在作用区，避免了三极管因饱和而产生存储延迟时间问题；第二，三极管收集结没有处于