微型计算机原理与应用 作者 陈建铎 宋彩利 程俊波2 第十章 定时器.pptVIP

第10章 定时器/计数器 第10章 定时器/计数器 10.1 概 述 在计算机中经常用到定时信号，比如动态存储器刷新、系统日历计时等，在自动控制中的定时控制等。定时方法可采用软件/硬件方式。软件定时是设计延时子程序，以达到定时的目的。硬件定时是用专门的定时器/计数器来实现，主要优点是不占用CPU的时间。可与CPU并行工作。 硬件定时器实质上是一个可加1或者减1的计数器，可上升沿或者下降沿计数。 在早期的PC机中使用8253作为定时器/计数器，以后的PC/AT使用的是8254。 另外在PC/AT及以后的一些兼容机中，使用MC146818作为定时芯片。 10.2 可编程定时器/计数器8254 10.2.1 内部结构与引脚功能 1. 内部结构 内部结构如10.1（a）所示，3个计数器、1个控制寄存器、1个8位数据总线缓冲器以及读/写控制电路。3个计数器各16位，独立工作。 每个计数器如图10.2所示，包括1个16位初值寄存器CR、1个减1计数器CE和1个输出锁存器OL。 另有控制逻辑电路、控制字寄存器和状态字寄存器。控制字寄存器和状态字寄存器为3个计数器共用。计数器工作时可设定为16位，也可设定为8位。设置计数初值时，16位计数值分两次写入。一旦写入，自动送入减1计数器。当门控输入信号GATE有效时，减1计数器CE按时钟信号CLK减1计数。减为0时，由OUT端输出计数回零信号，在计数过程中，锁存器OL跟随CE的内容。 2. 引脚信号 8254有24个引脚，采用双列直插式封装，其信号分布如图10.1（b）所示，功能如下： D7-D0：数据总线，双向，8位，与外部数据总线连接。 WR：写信号输入，低电平有效。 RD：读信号，输入，低电平有效。 CS：片选信号，输入，低电平有效。 A1A0：地址信号，输入，用于选择内部寄存器。 CLK2~CLK 0 ：3个计数器计数信号输入。 OUT2~OUT 0 ：3个计数器计数回零输出，高电平有效。 GATE2~GATE 0 ：3个计数器外部门控信号输入端，高电平或上升沿有效。 VCC：＋5 V电源。 GND：地。 10.2.2 工作方式 8254有6种工作方式，可通过编程选择。 1. 方式0---计数结束产生中断 （1）写入控制字，OUT输出低电平。在写入计数初值后，开始减1计数。计数回0时，OUT输出高电平，又一直保持，直到写入新的计数初值时再输出低电平。其时序如图10.3所示。 （2）GATE＝1，允许计数；GATE＝0，禁止计数。如果在计数过程中修改计数初值，则在下一时钟脉冲新写入的计数初值送入减1计数器，然后按新值计数。 2. 方式1---可重复触发的单稳态触发器 （1）写入控制字后OUT输出高电平，写入计数初值后必须由GATE的上升沿触发计数。计数开始OUT变为低电平，直到计数回0时再输出高电平。若要再次计数，必须用GATE上升沿重新触发。方式1时序如图10.4所示。 （2）在计数过程中写入新的计数初值，当前计数状态不受影响。若有GATE上升沿触发，则按新的计数初值重新计数，直到计数回0，OUT变为高电平，低电平宽度为两次计数值之和。 3. 方式2---分频器 是一种(n-1):1的分频器工作方式，特点如下： （1）写入控制字后OUT输出高电平，写入初值后的下一时钟送入减1计数器，减1计数。减到1时，OUT输出低电平，维持1个时钟周期后又变为高电平，然后重新减1计数。其时序如图10.5所示。 （2）GATE＝1，允许计数；GATE＝0，停止计数。 4. 方式3---方波发生器 （1）写入控制字后OUT输出高电平，写入计数初值后的下一时钟送入减1计数器，减1计数。当减1到初值的一半时输出低电平，并继续减1计数。当计数回0时输出高电平，即一个周期。之后，又开始下一个周期的减1计数。其时序如图10.6所示。 （2）当计数初值n为偶数时，输出对称方波。当计数初值n为奇数时，高电平的宽度比低电平的宽度多1个时钟周期。 （3）GAT