数字电子技术基础 毛炼成 谈进 ch7.pptVIP

第七章 存储器 学习目标 了解主存储器的基本结构与存储原理 了解静态RAM与动态RAM的基本存储单元 了解存储器的容量扩展及应用 了解只读存储器的存储原理、类型及应用 了解闪速存储器的存储基本原理 存储器（Memory） 存储器是数字电路的重要组成部分，计算机的程序和处理的数据，都存放在存储器中，人们常用的数码电子器件，都离不开存储器件的支持。随着科学技术的不断发展，人们对数字电路存储器容量的要求也越来越大，而计算技术、集成技术的高度发展，也为大容量、高速度存储器的出现提供了必要的条件。 第七章 存储器 7.1 存储器的构成及分类 7.1.1 存储器的构成 7.1.2 存储器的分类 7.2 随机读取存储器 7.2.1 静态存储器 7.2.2 动态存储器 7.2.3 主存储器的组织 7.3 只读存储器和闪速存储器 7.3.1 只读存储器 7.3.2 闪速存储器 7.1存储器的构成及分类 7.1.1 存储器的构成 半导体器件和磁性材料是目前主要的存储介质。例如，计算机软盘、硬盘属于磁性介质存储器件，闪存、U盘属于半导体存储器件。 一个CMOS晶体管或磁性材料的存储元，均可以存储一位基本的二进制代码。 7.1.2 存储器的分类 7.2 随机读取存储器 随机读写存储器有静态存储器（SRAM）和动态存储器（DRAM）两种，区别在于是否长时间保存信息。 静利存储器用类似双稳态触发器来保存信息，只要不断电，信息不会丢失； 动态存储器利用MOS电容存储电荷来保存信息，使用时需不断给电容充电、刷新，才能使信息保持。 静态存储器的集成度低，但功耗较大；动态存储器的集成度高，功耗小，它主要用于大容量存储器。 7.2.1 静态存储器 1.基本存储单元 我们将存储一位二进制信息（0或1）的电路单元，称为一个物理存储单元。图7-1所示为一种N沟道增强型MOS（金属－氧化物－半导体）静态存储器的存储单元的电路。它由六管组成。VT1与VT3组成一个反相器，其中VT3是负载管。VT2和VT4组成另一个反相器，VT4是负载管。两个反相器是交叉耦合连接的，它们组成一个双稳态触发器。VT5和VT6是两个控制管，由字线（Z）控制他们的通断。当字线加高电平时，VT5和VT6导通，通过一对位线（W和 ），使双稳态电路与读写电路连接，可对其进行写入或读出。当字线为低电平时，VT5和VT6都断开，双稳态电路与W、 脱离，依靠自身的交叉反馈保持原状态（所存信息）不变。 定义：若VT1导通而VT2截止，存入信息为0；若VT1截止而VT2导通，存入信息为1。 2. SRAM的组成 一个SRAM由存储体、读写电路、地址译码电路和控制电路等组成，其框图如图7-2所示。 图7-2 SRAM存储器结构框图 （1）存储体：存储体是存储单元的集合。在较大容量的存储器中，往往把各个字的同一位组织在一个集成片中。例如，图7-2中的4096×1位，是指4096个字的同一位。由这样的16个集成片则可组成4096×16位的存储器。同一位的这些字通常排成矩阵的形式，如64×64=4096。由X选择线和Y选择线的交叉（矩阵）来选择所需要的单元。 （2）地址译码器：地址译码器的输入信息来自CPU的地址寄存器。地址寄存器用来存放所要访问（写入或读出）的存储单元的地址。CPU要选择某一存储单元，就在地址总线A0～A11上输出此单元的地址信号给地址译码器。地址译码器把用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。 地址译码器有两种方式：一种是单译码方式，适用于小容量存储器；另一种是双译码方式，适用于大容量存储器。 单译码结构也称字结构。在这种方式中，地址译码器只有一个，译码器的输出叫字线，而字线选择某个字（某存储单元）的所有位。例如，地址输入线n=4，经地址译码器译码，可译出24=16个状态，分别对应16个字地址。 为了节省驱动电路，存储器中通常采用双译码结构。采用双译码结构，可以减少选择线的数目。在这种译码方式中，地址译码器分成X向和Y向（矩阵）两个译码器。若每一个有n/2个输入端，它可以译出2n/2 个输出状态，那么两个译码器交叉译码的结果，共可译出2n/2 ×2n/2 =2n个输出状态，其中n为地址输入量的二进制位数。但此时译码输出线却只有2×2n/2 根。例如n=12，双译码输出状态为212 =4096个，而译码输出线仅只有2×26 =128根。 采用双译码结构的4096×1位的存储单元矩阵如图7-3所示。4096个字排成64×64