数字电子技术与实训教程 作者 郭健华 第3章.pptVIP

第3章 触发器与时序逻辑电路 3.1 触 发 器 3.2 时序逻辑电路 本章介绍触发器和时序逻辑电路，它们是数字电路的重要内容。触发器是数字电路的重要单元电路，与门电路不同，它具有记忆功能。本章首先介绍触发器的特点，然后讲述基本RS触发器及其逻辑功能描述方法和动作特点，接着讲述钟控RS触发器、主从触发器、边沿触发器的电路结构和动作特点，最后介绍触发器的合理选用。 在时序逻辑电路一节中，首先从逻辑功能和电路结构上阐明时序逻辑电路的特点、分类、描述方法和分析方法。然后介绍各种计数器及其应用，最后介绍寄存器及其应用。 3.1 触 发 器 3.1.1概述 触发器是数字电路中广泛应用的能够记忆一位二值信号的基本逻辑单元电路。触发器具有两个能自行保持的稳定状态，用逻辑1和0表示，所以又叫做双稳态电路，在不同的输入信号作用下其输出可以置成1态或0态，而且当输入信号消失后，触发器的新状态将保持下来。 根据电路结构的不同，触发器可以分为基本RS触发器和钟控触发器两大类。在钟控触发器中，又有电平触发的触发器和边沿触发器两类。电平触发方式的触发器有钟控RS触发器和主从结构触发器；边沿触发方式的触发器有维持阻塞触发揣、利用门电路传输延迟时间的边沿触发器、利用CMOS传输门的边沿主从触发器等。这些不同的电路结构带来了不同的动作特点，掌握这些动作特点对于正确使用这些触发器十分重要。 根据逻辑功能的不同，触发器又可分为RS触发器、JK触发器、D触发器、T和T′触发器等。触发器的逻辑功能常用特性表、特性方程、状态转换图和时序图来表示。 触发器是构成时序逻辑电路的必不可少的基本部件。本节将介绍各种触发器的结构、逻辑功能，以及如何正确选用触发器。 3.1.2基本RS触发器 1.基本RS触发器的电路组成 基本RS触发器是构成各种功能触发器的最基本单元。图3.1(a)所示是由两个与非门组成的基本RS触发器 。 2.逻辑功能分析 基本RS触发器的输出与输入之间的逻辑关系可分为如下4种情况。 (1) 触发器置1 (2) 触发器置0 (3) 保持状态不变 (4) 触发器状态不确定 3.逻辑功能描述 触发器的逻辑功能，可以用它的特性表、特性方程、状态转换图及时序图来描述。 4.基本RS触发器的工作特点 3.1.3钟控RS触发器 在数字电路中，通常为满足各触发器动作在时间上同步的要求，希望触发器的输入信号仅在特定的时间起作用，为此，在基本触发器的输入端增设一级同步信号控制的触发导引电路，使触发器的状态只有在同步信号到达时才会翻转，此同步信号称为时钟脉冲信号，用CP(ClockPulse)表示。这类受时钟信号控制的触发器称为钟控触发器，又称为同步触发器。 钟控触发器有4种触发方式(所谓触发方式，是指在时钟脉冲CP的什么时刻触发器的输出状态可能发生变化)。为了区别这4种触发方式，常在触发器逻辑符号图的CP端画上不同的标记，如图3.7所示。4种触发方式又可归纳为电平触发方式和边沿触发方式两类。 1.电路组成和工作原理 钟控RS触发器的内部电路如图3.8(a)所示。图3.8(b)是钟控RS触发器的逻辑符号。 2.逻辑功能描述 状态转换图及波形图分别如图3.9、3.10所示。 3.1.4主从RS触发器 为了克服空翻现象，采用了具有存储功能的触发导引电路，从而构成主从结构式的触发器。 1.主从RS触发器 主从RS触发器的结构如图3.11所示。 主从RS触发器与同步RS触发器在逻辑功能表示的区别仅在于触发方式。特性方程和特性表除时钟外都一致。 图3.12所示是主从RS触发器的波形图。 2.主从JK触发器 为避免主从RS触发器因S、R存在约束条件而造成使用不方便，及输出可能出现的“不确定”状态，推出了主从JK触发器。 如图3.13(a)所示。 JK触发器不仅克服了RS触发器存在约束条件的缺点，同时还增加了“翻转”这个功能，它是逻辑功能最完善的触发器。 主从JK触发器的主触发器仍然是电平触发，为了稳定可靠地工作，应保证CP=1期间，J和K的状态维持不变，否则会产生所谓的“一次翻转现象”，造成逻辑功能混乱。 3.1.5边沿触发器 电平触发的钟控触发器有空翻现象，主从触发器虽克服了空翻现象，但主触发器仍属电平触发，有一次翻转现象，抗干扰能力不强。边沿触发器不仅克服了空翻现象，而且仅在时钟CP的上升沿或下降沿时刻才对输入信号响应，它的抗干扰能力是最强的。边沿触发器有CP上升沿(前沿)触发和CP下降沿(后沿)触发两种形式。 1.维持阻塞结构的D触发器 维持阻塞结构的触发器是一种能有效地克服空翻的触发器。所谓维持阻塞，就是利用反馈脉冲的作用来防止空翻。国产TTL集成电路中的D型触发器全部采用维持阻塞结构。 维持阻塞D触发器的电路如图3.14(a)所