FPGA设计及应用 第三版 作者 褚振勇 第5-8章_ 第6章.pptVIP

　　(3) 插头的6脚连接MasterBlaster输出驱动器的VIO参考电压，VIO应与器件的VCCA相匹配。用户可以查阅MasterBlaster串行/USB通信电缆以确定这个值。在使用USB-Blaster、ByteBlasterⅡ、ByteBlasterMV和Ethernet-Blaster下载电缆时，此引脚不用连接。 　　(4) 当其它器件的nCE没有馈入时，nCEO引脚留空不连或者用做用户I/O引脚。 　　(5) ?MSEL引脚设置随着不同的配置电压标准和POR延迟而变化。 　　(6) 当ByteBlaster Ⅱ、USB-Blaster或ByteBlasterMV下载电缆从VCCA(2.5 V)电源加电到VCC时，第三方编程器必须切换到2.5 V。插头引脚4是MasterBlaster电缆的VCC供电电源，MasterBlaster电缆能够从5.0 V或3.3 V电路板接收电源，从USB电缆接收DC或5.0 V电源。用户可以查阅MasterBlaster串行/USB通信电缆以确定这个值。 　　2) 多个Cyclone器件的配置 　　图6.24说明： 　　(1) 上拉电阻必须连接到与VCCA相同的供电电压上。 　　(2) 如果用户在电路板上仅使用下载电缆配置方案，那么DATA[0]和DCLK的上拉电阻是非常必要的，这将保证两个DATA[0]和DCLK引脚在配置结束时不被悬空。但是如果用户在电路板上已经使用配置芯片进行器件配置，那么DATA[0]和DCLK的上拉电阻就不要求了。 　　(3) 插头的6脚连接MasterBlaster输出驱动器的VIO参考电压，VIO应与器件的VCCA相匹配。用户可以查阅MasterBlaster串行/USB通信电缆以确定这个值。在使用ByteBlasterMV电缆时，此引脚不用连接。在使用USB-Blaster、ByteBlasterⅡ和Ethernet-Blaster下载电缆AS编程时，这个引脚连接到nCE，否则此引脚不用连接。 　　(4) 连接上拉电阻到nCE引脚所在I/O段的电源电压VCCIO上。 　　(5) 配置链中最后一个nCEO引脚留空不连或者用做用户I/O引脚。 　　(6) ?MSEL引脚设置随着不同的配置电压标准和POR延迟而变化。 　　(7) 当ByteBlaster Ⅱ、USB-Blaster或ByteBlasterMV下载电缆从VCCA(2.5 V)电源加电到VCC时，第三方编程器必须切换到2.5 V。插头引脚4是MasterBlaster电缆的VCC供电电源，MasterBlaster电缆能够从5.0 V或3.3 V电路板接收电源，从USB电缆接收DC或5.0 V电源。用户可以查阅MasterBlaster串行/USB通信电缆以确定这个值。 6.5.2 利用MAX Ⅱ 器件或微处理器作为外部主机配置 　　1. ?Stratix器件配置 　　图6.25说明： 　　(1) 在电源上连接电阻是为了使Stratix IV器件的输入信号在可接受范围，VCCPGM必须足够高以满足器件I/O 和外部主机的VIH规格，Altera建议用户对所有的配置系统I/O加VCCPGM电源。 图6.25 PS模式/外部主机：Stratix Ⅳ器件的配置连接图 　　(2) 对多个接收相同数据的器件PS配置时，和多个器件的配置方式相同，只是所有被配置器件的nCEO留下不连而nCE接地。 　　2. ?Arria器件配置 　　图6.26说明： 　　(1) 在电源上连接电阻是为了使Arria Ⅱ GX器件的输入信号在可接受范围，VCCIO必须足够高以满足器件I/O和外部主机的VIH规格，Altera建议用户对所有的配置系统3C段I/O加VCCPGM电源。 　　(2) 当其它器件的nCE引脚没有馈入时，nCEO引脚留空不连或者用做用户I/O引脚。 　　(3) ?MSEL引脚设置随着不同的配置电压标准和POR延迟而变化。 　　(4) 对多个接收相同数据的器件PS配置时，和多个器件的配置方式相同，只是所有被配置器件的nCEO留下不连而nCE接地。 图6.26 PS模式/外部主机：Arria Ⅱ器件的配置连接图 　　2) 静态和动态IP寻址 　　EthernetBlaster?Ⅱ通信电缆支持静态IP和动态IP寻址，后者通过动态主机配置协议(DHCP)实现。缺省情况下用动态IP寻址配置EthernetBlaster Ⅱ电缆。加电后，电缆尝试从网络DHCP服务器获得IP地址。当获取网络地址和电缆初始化时LED状态为绿色并闪烁，这个过程最高可能需要花两分钟。 　　当获得IP地址且电缆已准备好时，LED状态为稳定的绿色。如果获取IP地址的尝试不成功(DHCP服务器可能下线或不存在)，电缆切