ARM嵌入式系统原理及应用开发 作者 谭会生 1-5 第5章.pptVIP

　　S3C44B0X采用两种封装形式，一种是160个引脚的LQFP封装，其引脚分布如图5.2(a)所示；另一种是160个引脚的FBGA封装，如图5.2(b)所示。它的160个引脚包括总线控制信号、DRAM/SDRAM/SRAM信号、LCD控制信号、中断控制信号、PWM控制信号、DMA控制信号、UART控制信号、I2C总线控制信号、I2S总线控制信号、通用串行口SIO控制信号、ADC控制信号、GPIO控制信号、时钟和复位信号、JTAG测试逻辑控制信号以及电源等信号引脚。S3C44B0X的许多引脚是分时复用的，以节省引脚数。S3C44B0X中各引脚信号的含义见表5.1。 5.1.2 S3C2410X/S3C2440X嵌入式微处理器的体系结构　　S3C2410X微处理器的内部体系结构如图5.3所示。S3C2410X/S3C2440X采用ARM920T核，而ARM920T又集成了ARM9TDMI，所以是中高档32位嵌入式微处理器。由于采用ARM920T体系结构，因此内部具有分离的16?KB大小的指令缓存和数据缓存。同时，它采用哈佛体系结构将程序存储器与数据存储器分开，加入了存储器部件(MMU)，采用5级指令流水线。它使用ARM公司特有的AMBA总线，对于高速设备采用AHB总线，而对于低速内部外设则采用APB总线。AHB通过桥接器转换成APB。 　　S3C2410X/S3C2440X内部集成了许多外设接口，除了S3C44B0X所有内部外设，还增加了许多工作新外设接口，主要的内部外设包括与AHB总线相连的高速接口，如LCD接口、USB接口、中断控制接口、电源管理接口、存储器接口、Boot Loader接口，与APB总线相连的低速接口，如3个通用异步通信接口(UART0、UART1、UART2)、SDI/MMC接口、看门狗定时器、总线控制器、2个SPI接口、4个PWM定时器、实时钟、通用并行端口、I2C总线接口及I2S总线接口。　　S3C2410X/S3C2440X采用272脚的FBGA封装，其外部引脚示意如图5.4所示。详细引脚定义可参见S3C2410X及S3C2440X用户手册。 5.1.3 LPC2000嵌入式微控制器的体系结构　　LPC2000系列微控制器的内部结构如图5.5所示，它们均采用ARM7TDMI-S内核，外围配制了若干实用组件。ARM7TDMI-S配制为小端模式。　　AHB外设分配了2 MB的地址范围，它位于4 GB ARM寻址空间的最顶端，每个AHB外设都分配了16?KB的地址空间。LPC2000系列微控制器的外设功能(除中断控制器)都连接到VPB总线(VLSI外设总线)，AHB到VPB的桥将VPB总线与AHB总线相接。VPB外设也分配了2 MB的地址范围，从3.5 GB地址点开始，每个VPB外设都分配了16?KB的地址空间。 　　内部存储器包括无等待SRAM和Flash(型号不同时，容量大小不一样，详见表3.1)。　　系统功能包括：维持芯片工作的一些基本功能，如系统时钟、复位等；向量中断控制器(VIC)可以减少中断的影响时间，最多可以管理32个中断请求；外部存储控制器(EMC)支持4个Bank的外部SRAM或Flash，每个Bank最多16?MB；I2C串行接口为标准的I2C总线接口，支持最高速度400 kb/s；具有两个完全独立的SPI控制器，遵循SPI规范，可配置为SPI主机或从机；具有两个UART接口，均包含16字节的接收/发送FIFO，内置波特率发生器。其中，UARTI具有调制解调器接口功能；在LPC2119/2129/2290/2292/2294等芯片中包含CAN(Controller Area Network)总线接口。　　LPC2000系列大部分内部集成了FLASH和SRAM，通常应用于外部无需扩展的程序存储器和数据存储器。其所构成的嵌入式系统结构紧凑、体积小、价格低、可靠性高，而且大部分产品为工业级，被广泛应用于工业控制领域。 5.1.4 AT91FR40162嵌入式微控制器的体系结构 　　AT91R40008体系结构包括两条主要总线，即先进的系统总线(ASB)和先进的外围总线(APB)。ASB被设计为最佳性能，由存储控制器控制。ARM7TDMI通过ASB与片内32位存储器、外部总线接口EBI和AMBA桥进行接口。AMBA桥驱动APB，APB被设计用于访问片内外围，并且进行了低功耗优化。AT91FR40162将ARM7TDMI处理器的ICE端口接到一些专用的引脚上，从而为目标调试提供了完整、低价且易用的调试解决方案。　　AT91FR40162除了采用ARM7TDMI处理器核外，其内部还集成了256 KB的片内SRAM和1024 K字(Word)的16位Flash存储器，