数字逻辑电路测试与设计 第七讲（4课时）新.pptVIP

* 数字逻辑电路 测试与设计 第七讲 4课时 P2 抢答器的设计与调试 工作任务： 中规模组合逻辑电路逻辑功能测试。 八人抢答器电路的设计与调试。 撰写测试与设计报告。 二、抢答器的设计与调试 二、抢答器的设计与调试 P2.1 译码器功能的测试 LED数码管LC5011： 演示 二、抢答器的设计与调试 P2.1 译码器功能的测试 常见的显示器件有：LCD和LED 二、抢答器的设计与调试 P2.1 译码器功能的测试 任务：显示译码器及LED数码管功能测试 二、抢答器的设计与调试 P2.1 译码器功能的测试 CD4511管脚图和逻辑符号： 二、抢答器的设计与调试 P2M1 译码器功能的测试 CD4511逻辑功能 演示 二、抢答器的设计与调试 CD4511功能真值表 注：?表示状态可以是0也可以是1；*表示状态锁定在LE=0时的输出状态。 P2M1 译码器功能的测试 二、抢答器的设计与调试 看一看： 74LS138管脚排布及逻辑符号 二、抢答器的设计与调试 P2M1 译码器功能的测试 项目：74LS138逻辑功能测试 项目编号：SZC2-2 任务要求：按测试程序要求完成所有测试内容，并撰写测试 报告 （格式要求见附录A）。 测试设备：数字电路综合测试系统（1套），数字万用表（1 只） 器件 74LS138 做一做 测试电路： P2M1 译码器功能的测试 二、抢答器的设计与调试 测试程序： ①按图接好测试电路。（16脚接+5V，8脚接地）。 ②检查接线无误后，打开电源。 ③将 接低电平，任意改变其他输入端状态，观察输 出端状态的变化情况，并将观察结果记入表中。 =0时， 输出的状态为全 （0/1），电路处于不译码状态 ④ 将STA接高电平，将 中的任意一个接高电平，任意改变输入端状态，观察输出端状态的变化情况，并将观察结果记入表中。 结论：当 时，输出 的状态为全 （0/1） 电路 （工作/不工作）。 ~ P2M1 译码器功能的测试 二、抢答器的设计与调试 ⑤将 接高电平， 将 同时接低电平，改变输入端A2,A1,A0状态，观察输出端状态的变化情况，并将观察结果记入表中。 结论：要保证74LS138正常工作，实现较少的信号控制 较多开关的功能，需要同时满足 = 、 = 、 = 的条件。当它正常工作时，三个输入端 上可以组合产生 种不同代码，74LS138将每一种 输入代码译成 中对应输出端上的 （低/高） 电平信号，因此可称其输出为“ （低/高）电平有效” 与该输出端相连的发光二极管 （点亮/熄灭）。 P2M1 译码器功能的测试 二、抢答器的设计与调试 多路开关控制电路测试 P2M1 译码器功能的测试 演示 二、抢答器的设计与调试 P2M1 译码器功能的测试 74LS138功能真值表： 二、抢答器的设计与调试 项目：多路开关控制电路仿真测试 项目编号：SZF2-2 任务要求：按测试程序要求完成所有测试内容，并撰写测试 报告 （格式要求见附录A）。 测试设备：计算机1台，Multisim或其他同类软件1套。 做一做 测试电路： P2M1 译码器功能的测试 二、抢答器的设计与调试 拓展知识 1、什么是译码器？ 译码器（Decoder）是一种组合逻辑电路，它将输入的二进制码转换为一定规律的控制信号。按照用途一般可分为变量译码器和显示译码器。 2、什么是变量译码器？ 变量译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号，常用的变量译码器有二进制译码器（又称 译码器）和二-十进制译码器（8421BCD译码器）两种。 3、什么是二进制译码器？ 二进制变量译码器是使用最为广泛的一种将n个输入变为 个输出的多输出端组合逻辑电路，每个输出端对应于一个最 小项表达式（或最小项表达式的“非”表达式），因此又可以 称为最小项译码器、最小项发生器电路。 P2M1 译码器功能的测试 二、抢答器的设计与调试 下图为3位二进制译码器的框图。输入的3位二进制代码共有8种状态，译码器将每个输入代码译成对应的一根输出线上的高电平（a图）或低电平（b图）信号，因此也把这个译码器叫做3-8线译码器。 P2M1 译码器功能的测试 二、抢答器的设计与调试 4、什么是使能端？ 在中规模集成电路中，经常会碰到“使能端”（Enable Pin），用来控制电路的工作状态，或利用它来在多个芯片中选择一部分芯片工作，因此有时又称其为“片选”输入端。 使能端高电平有效的译码器及其逻辑符号 P2M1 译码器功能