数字逻辑电路测试与设计 第十五讲（4课时）数字钟设计（三）新.pptVIP

数字电路设计方法 传统数字电路的设计和实现方法与现代的数字系统的设计方法的主要区别有： 所用器件 传统设计中，设计师根据系统的要求选择所需的通用集成电路，然后用这些通用集成电路构成设计系统。 现代设计中，设计师根据系统的要求选择一块合适的可编程器件。将多块通用集成电路实现的逻辑功能用一块可编程器件实现，大大地减小了系统的体积。 设计方法 传统设计采用自底向上(Bottom up)的设计方法。设计师首先根据设计要求选择具体的逻辑器件，然后用这些器件构建系统所需的模块，最后将这些模块连接起来，组成设计的系统。 现代设计中采用的自顶向下(Top down)的设计方法是伴随着硬件设计语言(HDL)和计算机辅助设计(EDA)的发展而出现的。设计师首先进行整个系统的功能设计与仿真，然后借助于EDA设计工具中的逻辑综合优化工具生成具体的门级逻辑电路的网表，自动实现从高层次(系统)到低层次(具体电路)的转换。由于整个设计仿真是从系统顶层开始的，可以从一开始就控制系统的性能，从而保证了设计结果的正确性。 设计手段 传统的数字电路硬件设计原文件均为电原理图的形式，在原理图中画出所用的各个器件以及这些器件之间的连接关系。 现代的设计中除了采用原理图的形式外，还可以使用硬件描述语言编写的原程序。使用硬件描述语言最大的优越性在于设计与器件无关，有良好的可移植性。 仿真调试 在传统的数字电路设计中，系统的调试要在电原理图的设计完成后，根据电原理图制作相应的硬件电路，然后才能进行调试。设计中存在的问题常常要到调试的阶段才能发现，这时需要修改原理图→修改硬件→再调试，一个复杂的设计可能需要经过好几次这样的过程，不仅硬件设计的周期长，也大大地增加了设计成本。 现代的数字电路设计中，由于采用了可编程器件，在进行设计的初期就可以进行仿真，这样，在设计的初期就可以发现系统设计中存在的问题。与传统的设计方法相比，设计周期短，成本低。 硬件描述语言 硬件描述语言就是可以描述硬件电路的功能、电路信号连接关系及定时关系的语言。 硬件描述语言的发展至今已经有几十年的历史。是数字电路设计自动化(EDA)的关键技术之一。 硬件描述语言现已成功地应用到数字系统的仿真．验证和设计综合等方面。 硬件描述语言 硬件描述语言中比较著名的有VHDL语言．AHDL语言．Verilog HDL语言等。 其中20世纪80年代后期由美国国肪部开发的VHDL语言lVHSIC Hardware Description Language)于1987年12月被 IEEE标准化(定为IEEEstdl076—]987标准） 实例：16位二进制加法器模块的设计仿真 目的：1.了解文本输入法。 2.了解VHDL语言的基本结构。 3.了解VHDL语言设计步骤。 VHDL语言的特点 VHDL语言的基本结构 一个完整的VHDL语言的设计程序由以下几个部分组成： 库(Library)：库中存放了编译过的包集合； 程序包(Package)：程序包中包含了常用和信号、数据类型、函数、过程的定义； 实体(Entity )：实体定义本设计的输入输出接口； 结构体(Architecture)：结构体对设计的实体行为或结构进行描述； 配置(Configuration) ：配置为实体选定某个特定的结构体。 其中实体与结构体是VHDL语言程序中必不可少的。 VHDL语言的程序程序结构 LIBRARY ieee; --说明程序中所引用的包集合所在的库 USE ieee.std_logic_1164.all;--说明程序中所引用的包集合 ENTITY addervhd IS --实体开始 PORT ( a,b : IN INTEGER RANGE 0 TO 65535; s : OUT INTEGER RANGE 0 TO 131071 ); END addervhd; --实体结束 ARCHITECTURE a OF addervhd IS --结构体开始 BEGIN s = a+b; END a; --结构体结束 VHDL语言的基本结构--库(Library)及程序包(Package) VHDL语言的程序程序结构--实体(Entity) VHDL语言的程序程序结构--实体(Entity) 实体中的黑体字部分为VHDL语言的保留字，必须拼写正确，但大、小写均可； --为注释符号，其后的语句在程序编译时不处理； 实体名必须与VHDL文件名相同； VHDL语言的程序程序结构--实体(Entity) VHDL语言的程序程序结构--实体(Entity) PORT