数字逻辑设计与VHDL描述 第２版 徐惠民 安德宁第四章 第四章新.pptVIP

北京邮电大学 huimin@bupt.edu.cn 概 述 逻辑电路根据输出信号对输入信号响应的不同分为两类：一类是组合逻辑电路，简称组合电路; 另一类是时序逻辑电路，简称时序电路。 在组合逻辑电路中，电路在任一时刻的输出信号仅仅决定于该时刻的输入信号，而与电路原有的输出状态无关。 从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。 概 述 组合电路的一般电路结构如下图所示。 组合逻辑电路的分析 组合逻辑电路的分析步骤 根据给定的逻辑电路由输入到输出，或由输出到输入逐级推演，写出输出函数式; 由己写出的函数式列出电路的真值表; 由真值表概括出电路所完成的逻辑功能。有的电路功能不好用文字描述时，可以只列出真值表; 必要时对输出函数进行化简，评论给定的逻辑电路是否经济、合理。 组合逻辑电路的分析 例4.1 分析图4.2所示电路的逻辑功能。 组合逻辑电路的分析 例4.1 （继续） 组合逻辑电路的分析 一个较复杂的译码电路，常常用阵列 逻辑图来表示 ： 组合逻辑电路的分析 例4.2.分析图4.4(a)所示电路的逻辑功能。 组合逻辑电路的分析 例4.2（继续） 组合逻辑电路的分析 例4.3 分析图4.5所示电路的逻辑功能。 组合逻辑电路的分析 例4.3. （继续） 组合逻辑电路的分析 例4.4 分析图4.6所示电路的逻辑功能。 组合逻辑电路的分析 例4.4. （继续） 组合逻辑电路的分析 全加器的逻辑符号 组合逻辑电路的分析 分析以下电路的功能: 组合逻辑电路的分析 中规模组合逻辑电路 编码器 在数字系统中，用特定的n位二进制代码表示某一信息的过程称为编码。实现编码功能的电路称为编码器。编码器的一般框图如图4.8所示。它的输入信号是反映不同信息的一组变量，输出是一组代码。 按照代码种类的不同，可以分为二进制编码器和二-十进制器。 中规模组合逻辑电路 1. 二进制编码器 用n位二进制代码来表示2n种状态的编码器。 例如3位二进制编码器可以表示8种不同的输入。设八个输入端为I1?I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。 8个输入同时只能有一个有效。 并规定编码器的输入是低电平有效，输出则是高电平有效，即输入I0为低电平时，输出编码000。 中规模组合逻辑电路 中规模组合逻辑电路 2.优先编码器 优先编码器允许几个输入同时有效，但是只对优先级最高的输入进行编码输出。 若I7的级别最高，I0最低，当I3和I7同时输入有效时，按I7输入进行编码，输出111（输出高电平有效）。 也就是，要输出I7的编码时，其余的输入可以任意。但要输出I6的编码时，I7输入必须无效，其余可以任意。 中规模组合逻辑电路 中规模组合逻辑电路 74148的输出表达式： 中规模组合逻辑电路 优先编码器的扩展 中规模组合逻辑电路 3.二 - 十进制编码器 将十个输入（对应于十进制的十个数码）编码为BCD码。 74HC147是CMOS十进制编码器。同样是低电平输入有效和低电平输出有效。 当输入数码1时，输出编码为1111；而输入数码9的输出是代码0110。 中规模组合逻辑电路 中规模组合逻辑电路 十进制编码器的输出表达式 中规模组合逻辑电路 中规模组合逻辑电路 译码器 将二进制代码或二 - 十进制代码，还原为它原来所代表的字符的过程称为译码。 实现译码的电路称为译码器。 译码器也是一个多输入、多输出电路，它的输入是二进制代码或二 - 十进制代码，输出是代码所代表的字符。 中规模组合逻辑电路 1. 二进制译码器 最常用的MSI二进制译码器是3线-8线译码器73HC138。 它有三个地址输入端A2∽A0，还有三个使能输入端，其中S1要求输入高电平，另外两个要求输入低电平。 译码输出是低电平有效。 中规模组合逻辑电路 中规模组合逻辑电路 中规模组合逻辑电路 译码器的输出表达式： 中规模组合逻辑电路 译码器的扩展： 用两片3线 - 8线译码器可以组成4线 - 16线译码器。 中规模组合逻辑电路 译码器扩展时，用高位输入X3连接到使能输入，控制两片译码器轮流工作： X3等于低电平时，低位译码器工作，低8位输出轮流有效； X3等于高电平时，高位译码器工作，低8位输出都无效，高8位输出轮流输出低电平。 中规模组合逻辑电路 将使能端用作串行数据输入端，用译码器实现数据分配器功能。 要求地址输入和数据输入是同步变化的。 地址输入从000变到111，接在使能端的数据输入也应该同步地有8个不同的数据输入。 这8个数据就会分配到译码器的8个输出端。实现数据分配功能。 中规模组合逻辑电路 用3线 - 8线译码器