无线接收系统中0 bit高速流水线型ad转换器设计研究.pdfVIP

摘要 模数转换器(～D转换器)是信号数字化处理的关键接口部件，它的性能优劣 直接影响和制约整个电子系统的品质，因此，设计一个合乎要求的A／D转换器， 对于系统整体性能的实现起到至关重要的作用。A／D转换器结构设计方案有多 种，其中流水线型(Pipelined)A／D转换器能够实现速度和精度之间最好的折衷， 电路结构非常适于CMOS集成工艺制作，已经成为CMOS工艺高性能A／D转换器 实现的常用方案。因此，如何实现高速、高精度流水线型A／D转换器仍然是近年 来人们关注的热点。本论文设计了一种10位，每级1．5位，采样速率为40MSPS的 流水线型结构A／D转换器，并进行了流片验证。论文主要完成了以下工作： 1．在A／D理论研究基础上，给出了A／D系统参数的定义；分析了不同结构 A／D转换器的工作原理及其特点。 2．论文在充分调研A／D转换器目前研究发展技术基础上，选择了流水线结 构A／D转换器作为研究重点，设计出10bit的高速A／D转换器系统结构；另外还提 出了一种新型的高速、高精度MD转换器系统结构，理论上可以突破工艺误差对 lObit采样精度的限制。 3．根据系统功能将流水线结构A／D转换器划分为比较电路、子DAC单元电 路、余量增益电路、时钟网络电路