CH4VHDL语言的基本概念.pptVIP

Intro. to VHDL Example VHDL Entity Modes VHDL Architecture 結構性描述(Structure Description) 資料流描述（Dataflow Descriptions） 行為性描述（Behavioral Description） VHDL Structure 結構性描述(Structure Description) ARCHITECTURE structure OF NAND2 IS Signal I:BIT; component AND_2 --二輸入的NAND元件與其腳位宣告 port ( I1,I2 : in bit; O1 : out bit ); end component; component INVERTER --NOT元件與其腳位宣告 port ( I1 : in bit; O1 : out bit ); end component; BEGIN Cell1:AND_2 port map(I1=A, I2=B, O1=I); --NAND元件腳位之對應連線關係 Cell2:INVERTER port map(I1=I, O1=C); --NOT元件腳