新第3章.存储器基础.doc

第3章：存储器基础 3.2.2 存储器的主要性能指标 衡量半导体存储器性能的主要指标有存储容量、存取速度、存储器周期、功耗、可靠 性、价格、电源种类等，其中主要的技术指标是存储容量和存取速度。 1.存储容量 存储容量是存储器的一个重要指标，存储容量用“存储单元个数×每个单元的存储位数”来表示。例如，存储器有256个单元，每个单元存放8位二进制数，那么该存储器酌容量为256 x8位。 存储器芯片的容量Q与其地址线的宽度和数据线宽度有关。若地址线为的N位，数据线为M位，则Q=2N×M。 2.存取速度 该项指标一般用以下两参数中的一个来描述。 (1)存取时间：一次存储器读/写操作时间。 (2)存取周期：是指连续两次存储器读／写操作之间所需要的最小时间间隔。对于读操 作，就是读周期时间；对于写操作，就是写周期时间。因为在一次数据访问后，芯片不可能 无间歇地进入下一次访问，所以，存取周期要略大于存取时间。表示上，该参数常表示为读 周期或写周期，存取周期是其统称。 3.功耗 功耗反映了存储器耗电的多少，同时也相应地反映了它的发热程度（温度会限制集成度的提高）。通常要求是功耗小，这有利于存储器的工作稳定性。双极型半导体存储器的功耗高于MOS型存储器。 4.可靠性 5.性能／价格比 3.4存储器与总线的连接 3.4.1 存储器接入总线方法 存储器用于存放程序与数据。一般用非易失性存储器ROM来存放程序，用易失性存储器RAM存放数据。 计算机的存储器有两种体系结构：普林斯顿体系结构和哈佛体系结构。 普林斯顿结构，它的特点是计算机只有一个存储器地址空间，ROM和RAM被安排在这一地址空间的不同区域，CPU访问ROM和访问RAM使用相同的指令，因此总线上也就只有一种存储器读激励。2.2节中关于存储器的描述适合普林斯顿结构。8086、奔腾、ARM等计算机系统采用的是普林斯顿结构。 哈佛结构的特点是计算机的ROM和RAM被安排在两个不同的地址空间，ROM和RAM 可以有相同的地址，CPU访问ROM和访问RAM使用的是不同的访问指令，于是总线上也就有两种存储器读激励。两种读激励唯一的区别体现在控制总线上：RAM的读控制信号是、而ROM的读控制信号是。MCS-51系列单片机采用的是哈佛结构。 (1)存储器与总线连接方法 存储器接入总线的理论基础是化总线激励为存储器激励，化存储器响应为总线响应： ①将总线AB上的激励(地址信号)化为存储器激励和Ak-1~A0； ②将总线CB上的激励(控制信号)化为存储器激励和； ③将存储器响应(由D7~D0输出)接入总线DB。 依此将存储器接入总线，见图3-10 a。 注意：图中芯片内的字母表示芯片的引脚，芯片外的字母表示总线的引脚。ABL为AB的低k位，ABH为AB中ABL之外的高若干位。 图3-10 存储器接入总线方法 上述方法适合于普林斯顿体系。而对于哈佛体系，比如MCS-51单片机，存储器接入总线方法见图3-10 b)和c)。 图3-10中存储器各引脚接入总线的接法基本是确定的：依下标对应原则，D7~D0与8位DB连接、Ak-1~A0与ABL连接；存储器的引脚、与总线对应引脚相连。抽象部分仅存储器引脚和与地址总线引脚ABH的连接，更具体的说抽象在译码器。一个设计正确的译码器会将ABH上的某地址码译成0送，作为存储器片选信号。 3.4.2地址译码方法 由前述可知，存储器与DB和与CB的连接明确简单，关键是与AB的连接。其中尤为重要的是译码环节的设计。本节着重讨论这一问题。 1 译码器 译码器是一个多输入单输出的逻辑器件。其定义是：输入端输入某代码时，输出端输出有效信号的逻辑器件叫译码器。 图3-11为译码器示意图，有3位输入线，1位输出线。当输入为3位某代码时输出端输出有效信号，输入3位其他代码时输出端输出无效信号。有效信号为高电平(逻辑1)叫译中为高译码器，有效信号为低电平(逻辑0)叫译中为低译码器。 将8个译中为低译码器封装在一起，加上控制译码端G1、、构成74LS138译码器，见图3-12a。相应引脚分布图见图3-12b，真值表见表3-5。表中H表示高电平或逻辑1，L表示低电平或逻辑0。 图3-11 译码器示意图 图3-12 74LS138逻辑图 可用作译码器的逻辑器件有GAL、PLD等。用GAL、PLD译码可使线路精简，还可做到硬件线路加密。有兴趣的读者可参阅相关资料。 表3-5 74LS138真值表 2.地址译码方法 微机系统图1-1中，主片CPU是通过输出地址来访问存储器是的，即由地址线上送出的地址信息选中某一存储器片的某个单元进行读写。由图3-10 AB与从片的连接方式可知，芯片选择是由高位地址AB