微电子Chap04.pptVIP

作 业 设计制备NMOSFET的工艺，并画出流程图 写一篇对本课程感想的小论文 * * * * * * 形成第一层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形 * 形成穿通接触孔 化学气相淀积PETEOS Plasma Enhanced TEOS(四乙氧基硅烷)，PETEOS的最大优点是台阶覆盖性好 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层，形成穿通接触孔 形成第二层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第二层金属版，定义出连线图形 反应离子刻蚀，形成第二层金属互连图形 * 合金 形成钝化层 在低温条件下(小于300℃)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形 测试、封装，完成集成电路的制造工艺 CMOS集成电路一般采用(100)晶向的硅材料 * * 双极集成电路制造工艺 * * 制作埋层 初始氧化，热生长厚度约为500～1000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层 双极集成电路工艺 * 生长n型外延层 利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定 * 形成横向氧化物隔离区 热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版 * 形成横向氧化物隔离区 利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉 进行硼离子注入 * 形成横向氧化物隔离区 去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区 去掉氮化硅层 * 形成基区 光刻3#版(基区版)，利用光刻胶将收集区遮挡住，暴露出基区 基区离子注入硼 * 形成接触孔： 光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层 * 形成发射区 光刻5#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔 进行低能量、高剂量的砷离子注入，形成发射区和集电区 * 金属化 淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线 合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450℃、N2-H2气氛下处理20～30分钟 形成钝化层 在低温条件下(小于300℃)淀积氮化硅 光刻7#版(钝化版) 刻蚀氮化硅，形成钝化图形 * 隔离技术 PN结隔离 场区隔离 绝缘介质隔离 沟槽隔离 * PN结隔离工艺 * 绝缘介质隔离工艺 * LOCOS隔离工艺 * LOCOS局域氧化隔离工艺 生长薄氧化层、氮化硅。 光刻，以光刻胶作为掩蔽层刻蚀场区的氧化层、氮化硅。 通过离子注入进行场区掺杂，去胶后利用氮化硅作为掩蔽层进行场区氧化 ，最后去掉氮化硅。 * 沟槽隔离工艺 * 接触与互连 Al是目前集成电路工艺中最常用的金属互连材料, 但Al连线也存在一些比较严重的问题 电迁移严重、电阻率偏高、浅结穿透等 Cu连线工艺有望从根本上解决该问题 IBM、Motorola等已经开发成功 目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加 * 几个概念 场区场区是指一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，可以起到隔离晶体管的作用。 　　有源区和场区是互补的，晶体管做在有源区处，金属和多晶硅连线多做在场区上。 　　CMOS工艺中的场区（即晶体管以外的区域）需要较厚的氧化层，目的是提高场开启电压，使其高于工作电压，形成良好的隔离；同时减小金属层或多晶硅与硅衬底之间的寄生电容。但仅靠增加场氧的厚度仍不能满足对场开启的要求（即满足场在器件正常工作时不可能开启的要求），还要对场区进行注入，增加场区的掺杂浓度，阻止沟道的生成，进一步提高开启电压。 有源区:硅片上做有源器件的区域（就是有些阱区。或者说是采用STI等隔离技术，隔离开的区域）。 * 栅结构材料 Al-二氧化硅结构 多晶硅-二氧化硅结构 难熔金属硅化物/多晶硅-二氧化硅结构 * Salicide工艺(自对准多晶硅/硅化物结构) 依次淀积栅氧化层与多晶硅、 RIE刻蚀出多晶硅栅，低温沉积SiO2并致密， RIE刻蚀并形成侧壁氧化层； 淀积Ti或Co等难熔金属 RTP并选择腐蚀侧壁氧化层上的金属； 在较高温度下进行RTP处理，形成化学稳定的低阻的CoSi2或C-54相的TiSi2最后形成Salicide结构 * 优点 降低了栅、源/漏及局部互连线的电阻， 与深亚微米CMOS工艺兼容，对提高深亚微米CMOS电路的特性非常有利。 * 集成电路封装工艺流程 * 划片：金刚刀、脉冲