- 1、本文档共22页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术课程设计
十字路口交通灯控制器设计
学 院 电气与信息工程 专 业 电子信息工程 班 级 0934111 课程名称 EDA技术 学号 0934111姓名 指导教师 曹延生
指导教师评语:
成绩等级:
指导教师签字:
年 月 日
目录
一、设计题目 - 1 -
二、设计任务和要求 - 1 -
三、EDA设计 - 1 -
3.1方案一 - 1 -
3.1.1、明确系统的功能 - 1 -
3.2、方案二 - 3 -
3.2.1、明确系统的功能,并进行逻辑抽象 - 4 -
3.2.2、模块功能说明 - 4 -
3.2.3、波形仿真及分析 - 5 -
3.2.4、代码 - 5 -
3.2.5、各模块rtl电路及功能仿真和时序仿真 - 5 -
3.2.6、模块一:控制模块 - 5 -
3.2.7、模块二:计时模块 - 6 -
3.2.8、模块三:显示模块 - 7 -
3.2.9、模块四:译码模块 - 7 -
3.2.10、模块五:分频模块 - 8 -
3.2.11、模块六:顶层模块 - 8 -
四、硬件测试 - 9 -
五、实验困难问题及解决措施 - 9 -
六、实验参考文献 - 9 -
七、附录 - 10 -
附录一 - 10 -
附录二 - 17 -
附录三 - 18 -
附录四 - 19 -
一、设计题目设计任务和要求用设计一个十字路口的交通信号灯控制器,控制A、B两条交叉道路上的车辆通行,具体要求如下:
每个方向有直行红灯、直行绿灯、停行黄灯和左转绿灯共4个LED指示灯组成;
每个方向用两位数码管显示当前状态剩余时间;
系统复位后进入东西直行,南北禁行状态;
直行状态最后3秒内,绿灯闪烁状态。
三、EDA设计
方案比较
图 1-1
说明:
1)Tl:主干道绿灯亮的最短时间间隔,不少于60s;
2)Ts:支干道绿灯亮的最长时间间隔不多于30s。
3)Ty:主干道或支干道黄灯亮的时间间隔为5s;
4)HR、HY、HG分别表示主干道红黄绿灯;
5)FR、FY、FG分别表示支干道红黄绿灯。
注:H表示主干道,F表示支干到,R表示Red,Y表示Yellow,G表示Green
交通灯控制单元控制过程分四个阶段:分别用S0,S1,S2,S3表示:
S0:主干道绿灯亮,支干道红灯亮,此时若支干道有车等待,且主干道已亮足时间Tl,则控制器发出状态转换信号,输出从S0转换到S1。
S1:主干道黄灯亮,支干道红灯亮,进入此状态,黄灯亮足规定时间间隔Ty时,控制器发出状态转换信号St,输出从此状态S1到S2。
S2:支干道绿灯亮,主干道红灯亮,若此时支干道继续有车,则继续保持此状态,但支干道绿灯亮时间不超过Ts时间间隔,否则控制单元发出状态转换信号St,使输出转换到S3状态。
S3:支干道黄灯亮,主干道红灯亮,此时状态与S1状态持续时间间隔相同,均为Ty,时间到时,控制器发出St信号,输出从状态S3回到S0状态。
3.2、方案二:
本方案相对方案一加入了人工监督,且采用模块化设计。
…
图 2-1
图2-2方案二整体模块图
3.2.1、明确系统的功能,并进行逻辑抽象
如图2-1本方案可实现在确定时刻,倒计数数字显示能够及时变化,红黄绿灯能准确变化,考虑到实际应用,加入人工监督功能,通过改变频率来控制交通灯亮灭的时间的长短。本设计采用模块化设计,图2-2为本设计十字路口交通等系统的层次结构框图(更具有层次感)。
3.2.2、模块功能说明
1.主控制模块(kongzhi):控制系统输入输出之间联系。
2.显示模块(xianshi):显示倒计时时间和工作状。其输出用来驱动4位共阴数码管,并显示倒计时时间(动态扫描)。
3.分频模块(fenpin):本系统动态扫描需要1KHZ的脉冲而系统时钟需要1HZ的脉冲,分频器主要为系统提供所需要的时钟脉冲。该模块将1KHZ的脉冲信号进行分频,产生1s的方波,作为系统时钟信号和特殊情况下的倒计时闪烁信号。
4.译码模块(yima):根据控制信号,驱动交通灯的显示。
5.计数模块(jishu):用来设定A方向和B方向计时器的初值,并为显示模块提供倒计时时间。
6.顶层模块jiaotongdeng:连接各模块设计,使之成为一个有机体。
前5个模块分别进行仿真测试,成功后把所有.vhdl文件包含在工程文件中,实现模块化设计。
3.2.3、波形仿真及分析
图2-5 计时模块(jishi)的rtl图
您可能关注的文档
最近下载
- 统编版(2019)高中历史必修中外历史纲要下册期末复习第1-9单元+2套综合+期末共12套测试卷精选汇编(含答案).pdf
- 机械原理课程设计 ——步进输送机.doc
- 学堂在线科学研究方法与论文写作(复旦)期末考试答案.docx
- 电动钻机交流变频控制技术详解.ppt
- 2016年中国石化第3,4期非标设备价格信息.pdf
- 市场营销试卷(共3套)附答案.pdf VIP
- 宿舍改造工程施工组织方案.docx
- 《物理学》第六版下册同步辅导及习题全解(马文蔚).pdf VIP
- 2024年度安全生产月活动总结.pptx
- 中南大学2021-2022学年第2学期《高等数学(下)》期末试卷(A卷)附标准答案.pdf
文档评论(0)